注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. LDPC译码器的ImpulseC编程设计

  2. LDPC译码器的ImpulseC编程设计

  3. 所属分类：其它

    • 发布日期：2010-11-04
    • 文件大小：267264
    • 提供者：c1051001629

  1. ldpc译码算法

  2. ldpc译码算法的实现,采用C语言FPGA技术实现LDPC码译码算法

  3. 所属分类：C

    • 发布日期：2012-02-13
    • 文件大小：359424
    • 提供者：zotion_male

  1. 准循环LDPC译码器的FPGA实现

  2. 准循环LDPC译码器的FPGA实现，专业学术论文，比较前沿

  3. 所属分类：专业指导

    • 发布日期：2012-04-20
    • 文件大小：591872
    • 提供者：dongxian123

  1. QC-LDPC译码器设计

  2. 这是一些有关QC-LDPC译码器设计的一些经典文章，非常详细的介绍了如何FPGA实现。希望对学习QC-LDPC的人士有帮助

  3. 所属分类：其它

    • 发布日期：2013-12-12
    • 文件大小：20971520
    • 提供者：sn2120110886

  1. Gallager原版LDPC译码算法仿真程序

  2. Gallager原版LDPC译码算法仿真程序，大佬的风格，供大家参考

  3. 所属分类：其它

    • 发布日期：2017-12-20
    • 文件大小：1024
    • 提供者：zcly214

  1. 用BP算法实现LDPC译码

  2. 用BP算法实现LDPC译码，包含多种算法，支持的matlab程序

  3. 所属分类：专业指导

    • 发布日期：2018-06-24
    • 文件大小：15728640
    • 提供者：m0_38143156

  1. LDPC译码仿真实验，需要的下载

  2. LDPC译码仿真实验，需要的下载，希望对大家的学习理解有帮助

  3. 所属分类：其它

    • 发布日期：2018-11-01
    • 文件大小：23552
    • 提供者：fcc2008

  1. 多码率、多码长LDPC译码器的设计与实现

  2. 针对IEEE802.16e标准，基于层译码算法（TDMP）提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计，可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真，使用的FPGA芯片为Virtex4-xc4vfx12-sf363-12，最大工作频率为170.278 MHz，译码吞吐量可达到128.77 Mb/s。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：259072
    • 提供者：weixin_38655309

  1. 多码率QC-LDPC译码器设计与实现

  2. 低密度奇偶校验码（LDPC）是目前最有效的差错控制手段之一，而其中准循环LDPC 码（QC-LDPC）应用最为广泛。提出了一种通用的多码率QC-LDPC 译码器设计方法，并在FPGA 上完成了实现和测试。测试结果表明，该多码率译码器在资源占用不超过2 种码率译码器资源之和的前提下能够有效支持至少3 种码率；且工作时钟在110 MHZ 时，固定迭代次数为16 次，该译码器的吞吐率能保持在110 Mb/s 以上。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：222208
    • 提供者：weixin_38637580

  1. 基于CMMB系统的LDPC译码器的设计与实现

  2. 摘要：根据CMMB中LDPC码校验矩阵的结构特点，提出了一种部分并行译码结构的实现方法，并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律，采用了一种适当的硬件结构和独特

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：212992
    • 提供者：weixin_38654348

  1. 基于CMMB传输系统的LDPC译码器设计与实现

  2. 根据CMMB中LDPC码校验矩阵的结构特点，提出了一种部分并行译码结构的实现方法，并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：226304
    • 提供者：weixin_38725625

  1. 基于改进的分层译码算法的QC-LDPC译码器设计

  2. 对空间数据系统委员会（CCSDS）推荐的QC-LDPC码进行了研究，给出了改进的分层译码算法。基于改进的分层译码算法设计部分并行结构QC-LDPC译码器，译码速率较快,适合应用需求，并通过仿真验证所设计的译码器的性能。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：362496
    • 提供者：weixin_38694299

  1. 多码率、多码长LDPC译码器的设计与实现

  2. 针对IEEE802.16e标准，基于层译码算法（TDMP）提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计，可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真，使用的FPGA芯片为Virtex4-xc4vfx12-sf363-12，最大工作频率为170.278 MHz，译码吞吐量可达到128.77 Mb/s。最后，通过搭建软硬件协同验证平台验证设计的正确性，并将验证的结果与Matlab仿真结果进行了对比。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：256000
    • 提供者：weixin_38552305

  1. EDA/PLD中的多码率QC-LDPC译码器设计与实现

  2. 摘 要：低密度奇偶校验码（LDPC）是目前最有效的差错控制手段之一，而其中准循环LDPC 码（QC-LDPC）应用最为广泛。提出了一种通用的多码率QC-LDPC 译码器设计方法，并在FPGA 上完成了实现和测试。测试结果表明，该多码率译码器在资源占用不超过2 种码率译码器资源之和的前提下能够有效支持至少3 种码率；且工作时钟在110 MHZ 时，固定迭代次数为16 次，该译码器的吞吐率能保持在110 Mb/s 以上。 　　0 引言 　　LDPC 码最早于1962 年由Gallager提出，可

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：218112
    • 提供者：weixin_38599537

  1. CRC辅助LDPC译码的改进摄动法。

  2. CRC辅助LDPC译码的改进摄动法。

  3. 所属分类：其它

    • 发布日期：2021-03-20
    • 文件大小：470016
    • 提供者：weixin_38565801

  1. 近地通信系统中高速LDPC译码器的研究和实现.pdf

  2. 近地通信系统中高速LDPC译码器的研究和实现

  3. 所属分类：电信

    • 发布日期：2021-03-14
    • 文件大小：2097152
    • 提供者：tianshan2010

  1. 基于泰勒级数近似的LDPC译码算法研究及FPGA实现.pdf

  2. 基于泰勒级数近似的LDPC译码算法研究及FPGA实现

  3. 所属分类：电信

    • 发布日期：2021-03-14
    • 文件大小：2097152
    • 提供者：tianshan2010

  1. LDPC译码硬判决辅助迭代VBLAST检测

  2. LDPC译码硬判决辅助迭代VBLAST检测

  3. 所属分类：其它

    • 发布日期：2021-03-07
    • 文件大小：791552
    • 提供者：weixin_38645208

  1. 多码率QC-LDPC译码器设计与实现

  2. 摘 要：低密度奇偶校验码（LDPC）是目前有效的差错控制手段之一，而其中准循环LDPC 码（QC-LDPC）应用为广泛。提出了一种通用的多码率QC-LDPC 译码器设计方法，并在FPGA 上完成了实现和测试。测试结果表明，该多码率译码器在资源占用不超过2 种码率译码器资源之和的前提下能够有效支持至少3 种码率；且工作时钟在110 MHZ 时，固定迭代次数为16 次，该译码器的吞吐率能保持在110 Mb/s 以上。 　　0 引言 　　LDPC 码早于1962 年由Gallager提出，可以看成

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：278528
    • 提供者：weixin_38722721

  1. 适用于BPSK系统的抗跳周LDPC译码算法

  2. 采用BPSK调制方式的系统发生跳周现象后，输入LDPC译码器的信息序列符号与原序列符号相反，导致译码器失效。提出了基于置信传播算法的抗跳周LDPC译码算法。该算法通过增加一次迭代译码的运算量，根据校验节点与变量节点之间传递的信息对初始似然比信息进行修正，可以消除跳周对译码器的影响。仿真结果表明在不发生跳周时，抗跳周LDPC译码算法与传统译码算法性能相同，即抗跳周LDPC译码算法对初始似然比信息的修正不会导致译码性能损失。在跳周发生时，传统译码算法失效。对校验节点奇数度的码字采用抗跳周译码算法可以

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：1048576
    • 提供者：weixin_38737335
« 12 3 4 5 6 7 8 9 10 ... 15 »