Intel® MAX® 10 FPGA DK Qsys NIOS II设计范例（Qsys system design Example） 此设计基于MAX 10 FPGA开发套件包含 Nios II，闪存FLASH，DDR3，三速以太网，UART 此设计是基于Quartus 16.0 Web服务器的板更新门户（BUP）设计，其中包含Nios®II处理器，三速以太网媒体访问控制（MAC）MegaCore®和DDR3MegaCore®。 它允许您通过以太网远程更新FPGA系统，例如，它可以用于更新