注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构，掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 （1）解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 （2）进入 U-Boot源码目录 #cd u-boot-1.3.1 （3）创

  3. 所属分类：Flash

    • 发布日期：2010-01-28
    • 文件大小：2mb
    • 提供者：yequnanren

  1. 通过 UART 读写 SDRAM verilog 源代码, 附时序约束文件

  2. 通过 UART 的接口发送命令来读写 SDRAM 命令格式如下： 00 02 0011 1111 2222 00： 写数据 02： 写个数 0011： 写地址 1111 2222： 写数据， 是 16 bit， 每写完一个数据，向串口发送 FF 回应； 输出： FF FF 01 03 0044 01: 读sdram 03： 读的个数 0044: 读的地址 输出： xxxx xxxx xxxx sdram 在 0044 0045 0046 处的数据； sdram 使用的是 K4S161622D.

  3. 所属分类：其它

    • 发布日期：2010-10-10
    • 文件大小：14kb
    • 提供者：littlexidong

  1. SDRAM时钟相移估算

  2. SDRAM时钟相移估算 参数根据自己板子对应的datasheet计算

  3. 所属分类：硬件开发

    • 发布日期：2011-03-06
    • 文件大小：132kb
    • 提供者：guoyinghong

  1. 特权sdram相移估算

  2. 特权同学关于sdram相移估算的博文，大家可以从中学习一些知识

  3. 所属分类：硬件开发

    • 发布日期：2012-10-07
    • 文件大小：1mb
    • 提供者：yuheqing

  1. SOPC外扩SDRAM的设计要点分析

  2. 针对SDRAM正常工作所需要的条件较为严格．介绍将SDRAM接入SOPC的设 法及要点。重点介绍在PCB设计阶段所要注意要点。以及根据不同的FPGA和SDRAM来选择时钟频率，最后详细介绍如何计算锁相环的相移。使得输出的sDRAM时钟和控制器时钟同步以确保SDRAM正常工作。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-06
    • 文件大小：372kb
    • 提供者：ailsacqx

  1. SDRAM控制器_Verilog版(下板可用)

  2. 自己写的SDRAM控制器包括上电初始化，自刷新，读，写，仲裁五大模块，实际下板可用PLL相移已调试好

  3. 所属分类：硬件开发

    • 发布日期：2017-07-30
    • 文件大小：47mb
    • 提供者：a529481713

  1. AM335Bootload流程分析.pdf

  2. AM335Bootload流程分析，描述了uboot的启动过程和主要函数的调用过程根据am335X的芯片技术手册,获取图三,此图为芯片上电时序要求。满足该要求方法有: 可以选用特定的PMC,乜可以使用分离电源芯片,但必须严格要求上电时序。而PMC在设计上 简单,可参考T的电源芯片设计。 Figure 26-2 Public ROM Code Boot Procedure From public startup Dead loop in public VDDS RTC Set up the boo

  3. 所属分类：嵌入式

    • 发布日期：2019-10-31
    • 文件大小：820kb
    • 提供者：qq_36310253

  1. 模电 数电 单片机笔试及面试问题.pdf

  2. 该文档包括数电、模电、单片机、计算机原理等笔试问题，还讲解了关于面试的问题该如何解答，对大家有一定的帮助电流放大就是只考虑输岀电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 一些仪器进行识别(如生物电子),就需要做电流放大 功率放大就是考虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已。 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极

  3. 所属分类：嵌入式

    • 发布日期：2019-10-12
    • 文件大小：649kb
    • 提供者：fromnewword

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16mb
    • 提供者：qq_30307853

  1. 模拟电路和数字电路笔试知识和面试知识.pdf

  2. 每次面试都被问到模电和数电，因此想给大家分享一份关于模拟电子技术的面试题，希望有所帮助电流放大就是只考虑输出电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 些仪器进行识别(如生物电子),就需要做电流放大。 功率放大就是老虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截

  3. 所属分类：讲义

    • 发布日期：2019-08-18
    • 文件大小：614kb
    • 提供者：maosheng007

  1. 基于FPGA的VGA显示控制器的设计

  2. 该显示控制器是基于Xilinx公司的Spartan-IIE系列FPGA XC2S300E-6-PQ208C设计实现的。此FPGA逻辑资源丰富，其内有30万个系统门，6912个逻辑单元(LC)，1536个可配置逻辑快(CLB)，64Kbit的块RAM，146个可用的I/O口，4个数字延迟锁相环(DLL)。块RAM可实现大量数据的内部存储，延迟锁相环可对时钟进行管理，可自动调整并消除输入时钟与FPGA内部时钟之间的相位偏移，同时还可实现对时钟的分频、倍频和移相。 用于帧缓存的两个SDRAM

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：145kb
    • 提供者：weixin_38531788

  1. Stratix III FPGA性能达到533-MHz DDR3接口标准

  2. Altera宣布，Stratix III FPGA的DDR3存储器接口速率超过1067 Mbps。更宽的存储器带宽支持新的通信、计算和视频处理应用，以前很难实现这类应用或者需要增加存储器块才能实现。Altera的Stratix III FPGA系列是完全符合JESD79-3 JEDEC DDR3 SDRAM标准的FPGA，该标准包括为提高性能而制定的高性能读写均衡规范。 　　为充分发挥DDR3存储器的优势，Altera的Stratix III系列提供读写均衡、DQ去斜移I/O延时、动态片内匹

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：38kb
    • 提供者：weixin_38514322