高速串行总线无源通道建模的效率及准确性，一直是行业关注的重点。Cadence Sigrity的POWER SI 3D-EM工具，实现了效率与精度的较好结合。本论文先从工具的精度出发，采用精度较高的TRL校准模式来进行仿真测试校准，验证仿真结果的准确性。同时考察工具的分布式并行计算能力，看看在保持足够精度的前提下建模效率的提升。
56 G PAM4已经是近年来高速串行总线设计的新热点，同时行业也开始关注56 G NRZ和112 G PAM4的实现。速率提升带来了通道设计的挑战，尤其是过孔结构的优化，是无源通道性能的关键指标。从两方面来介绍过孔结构优化，首先讨论如何确保优化的准确性，如何通过仿真测试校准的方法流程得到准确的过孔结构的S参数，准确的仿真是优化过孔结构的前提。在对测试结果校准的基础上讨论如何进行准确的过孔仿真，对比不同优化方式的结果及影响。同时，关注Cadence Sigrity新的HSSO（High Spee
