注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于BFD算法的SOC测试环优化

  2. 针对SOC的Wrapper优化的BFD算法。得到IP核在不同TAM宽度的测试时间

  3. 所属分类：其它

    • 发布日期：2009-08-19
    • 文件大小：201kb
    • 提供者：hhb217

  1. 硬件测试 硬件测试

  2. 硬件测试，soc测试的资料，初学者赶快下啦

  3. 所属分类：其它

    • 发布日期：2009-11-13
    • 文件大小：471kb
    • 提供者：jilin_524

  1. zynq SoC测试

  2. 有关Xilinx zynq的测试程序，分别对PS和PL进行了测试

  3. 所属分类：其它

    • 发布日期：2013-11-12
    • 文件大小：8mb
    • 提供者：u010369076

  1. SoC测试访问机制和测试壳的蚁群联合优化

  2. 对于SOC的IP核测试来说，是很有价值的一篇文章，文中应用蚁群的优化算法对测试访问机制进行了研究，从而减小了DFT的面积和测试时间。

  3. 所属分类：硬件开发

    • 发布日期：2015-07-16
    • 文件大小：307kb
    • 提供者：brenda_cong

  1. RossOBrien-finalMPhilthesis

  2. 基于soc测试设计技术的测试访问机制的研究以及相关信息

  3. 所属分类：其它

    • 发布日期：2009-01-07
    • 文件大小：745kb
    • 提供者：ipkpvk

  1. soc测试方法

  2. 1 SOC测试方法 1.1 放电动态测试 测试设备：BMS，充满电的电池包，充放电设备 测试步骤： 1. 以1c电流放电10分钟，算出安时量 （进步测试需要改变电流，比如0.3c放电3分钟，再以0.5放电3分钟，再以1c放电3分钟算出 ） 2. 查看程序的得到程序算出的 3. 比较 和 得出精度 1. 以1c电流充电10分钟，算出安时量 （进步测试需要改变电流，比如0.3c充电3分钟，再以0.5充电3分钟，再以1c充电3分钟算出 ） 2. 查看程序的得到程序算出的 3. 比较 和 得出精度 s

  3. 所属分类：C

    • 发布日期：2018-08-13
    • 文件大小：156kb
    • 提供者：weixin_42952669

  1. 嵌入式测试方案及高速测试技术

  2. SOC技术已经成为主要的研究方向。这类SOC芯片整合了数字逻辑电路、模拟电路、内存模块以及知识产权(IP)核，甚至将微处理器、外围接口、通信模块皆能包括于一芯片中。SOC芯片的应用，对于提升系统性能、减少系统能耗、降低系统的电磁干扰、提高系统的集成度都有很大的帮助，顺应了产品轻薄短小的趋势。安捷伦公司推出的93000 SOC测试系统，完全满足业界需求，对于高速数字电路、嵌入式内存、混合信号测试都提出了有效的解决方案。

  3. 所属分类：其它

    • 发布日期：2020-03-04
    • 文件大小：30kb
    • 提供者：weixin_38690402

  1. soc asic设计验证和测试方法学.7z

  2. 集成电路SoC设计介绍，介绍不同SoC设计模型，和设计分层概念；介绍SoC设计验证相关知识，同时，介绍了SoC测试需要掌握的知识和相关工具.

  3. 所属分类：硬件开发

    • 发布日期：2020-02-18
    • 文件大小：8mb
    • 提供者：LiuLu2020

  1. 片上芯片SoC挑战传统测试方案

  2. 随技术的发展和不断变化的商业需求，主要的SoC制造商在复杂的芯片到达生产工厂之前，将更多地依靠SoC生产导向设计测试流程法来重点关注测试问题，充分发挥SoC测试平台的灵活性。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：133kb
    • 提供者：weixin_38701952

  1. 嵌入式系统/ARM技术中的嵌入式测试方案及高速测试技术

  2. 前言 　　目前，在许多应用领域，例如处理器、移动电话、调制解调器等产品，SOC技术已经成为主要的研究方向。这类SOC芯片整合了数字逻辑电路、模拟电路、内存模块以及知识产权（IP）核，甚至将微处理器、外围接口、通信模块皆能包括于一芯片中。SOC芯片的应用，对于提升系统性能、减少系统能耗、降低系统的电磁干扰、提高系统的集成度都有很大的帮助，顺应了产品轻薄短小的趋势。 　　安捷伦公司推出的93000 SOC测试系统，完全满足业界需求，对于高速数字电路、嵌入式内存、混合信号测试都提出了有效的解决方案

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：94kb
    • 提供者：weixin_38576045

  1. 电源技术中的安捷伦科技93000 SoC测试系统的解决方案

  2. 1 前言 　　随着半导体科技的进步，我们已经可以把越来越多的电路设计在同一个芯片中，这里面可能包含有中央处理器（CPU）、嵌入式内存（Embedded memory）、数字信号处理器（DSP）、数字功能模块（Digital function）、模拟功能模块（Analog function）、模拟数字转换器（ADC, DAC）以及各种外围配置（USB, MPEG,…）等等，这就是我们所说的SoC（系统单芯片）技术。目前，很多具有中央处理器功能的消费性电子产品，如视频转换器（Set-top box）

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：98kb
    • 提供者：weixin_38544978

  1. 电子测量中的横河电机推出新型SoC测试系统

  2. 横河电机上市SoC测试系统“TS6000H＋＋”。特点是配备自己开发的LSI、驱动·时序精度（EPA）由原来的±175ps提高至±100ps、约提高了60%。主要销售对象为生产手机及超薄电视等数码家电用SoC的厂商。与使用此前的机型相比，此次的产品可将测试成本降低2成左右。主要原因有两点：一是，通过提高驱动·时序精度，可提高成品率。这样，此前因测试仪能力不足而被判定为次品的部分LSI就可以正常供货。横河电机解释说，由于系统LSI大多为少量生产的产品，因此成品率的提高将对成本改善做出巨大贡献。 　

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：36kb
    • 提供者：weixin_38590996

  1. RFID技术中的针对V93000 SoC测试系统，惠瑞捷发布Port Scale射频测试方案

  2. 半导体测试公司惠瑞捷半导体科技有限公司(Verigy Ltd.)针对V93000 SoC测试机台推出Port Scale射频(RF)测试解决方案。惠瑞捷针对V93000 SoC测试系统开发Port Scale射频测试解决方案是为了解决无晶圆厂半导体设计公司、整合组件制造商、以及半导体委外封装及测试公司目前和未来的需求。 可提供快速架构 　　Port Scale射频测试解决方案的设计采用固态半导体组件，因此所有的射频资源都集中在V93000的测试头中。不同于其它采用速度慢的外接设备的解决方

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：61kb
    • 提供者：weixin_38530536

  1. 电子测量中的Advantest推出新款测试分捡机和SoC测试系统模块

  2. Advantest Corp.近日推出一款新的测试分捡机，用于包括芯片级封装，球栅阵列（BGA）及四方扁平封装（QFP）等最新封装技术中的高产能并行测试。同时推出的还有用于其T6577 SoC测试系统的新模块，包括一个DDR2 DRAM端口测试选项，一个基带波形发生器与数字转换器，以及结合了一个正弦波发生器和抖动检测模块的第三选项。 　　这款新的代号为M4841的动态测试分捡机最大并行处理能力达到每次16个器件（该公司现有设备的两倍），每小时能够处理18,500个器件，三倍于旧款产品的产能。Ad

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：50kb
    • 提供者：weixin_38506835

  1. 嵌入式系统/ARM技术中的SoC测试的概念及实例详解

  2. 本文主要介绍了一个具有可测性设计和可制造性设计的新型单片系统，该系统由硬盘控制器(HDC)、16位微控制器、微控制器使用的程序和数据SRAM以及用8M位DRAM实现的片上缓存组成，再加上时钟综合PLL、带外部旁路晶体管的稳压器使用的片上控制电路组成一个完整的系统。该器件采用的是0.18μm的铜工艺，与前几代技术相比增加了性能、降低了功耗。另外，DRAM也采用了深亚微米技术，因此在一个器件中可以包含进一个完整的系统缓存(1MB)以及自动刷新逻辑，而且使用的硅片面积还比以前小。 本文还讨论了DF

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：125kb
    • 提供者：weixin_38740596

  1. 电子测量中的SoC测试的发展趋势及挑战

  2. 1前言 随着半导体科技的进步，我们已经可以把越来越多的电路设计在同一个芯片中，这里面可能包含有中央处理器（CPU）、嵌入式内存（Embedded memory）、数字信号处理器（DSP）、数字功能模块（Digital function）、模拟功能模块（Analog function）、模拟数字转换器（ADC, DAC）以及各种外围配置（USB, MPEG,…）等等，这就是我们所说的SoC（系统单芯片）技术。目前，很多具有中央处理器功能的消费性电子产品，如视频转换器（Set-top box）、

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：104kb
    • 提供者：weixin_38736018

  1. 电子测量中的通信类SoC测试方案——Base Band

  2. 摘要：本篇文章主要是以无线通信芯片的测试为课题来加以分析的。为了解决这个课题，在此将介绍基于ADVANTEST(爱德万测试)SoC测试系统的高速高精度的任意波形发生器(WVFG)、波形数字转换器(WVFD)、以及超高速任意波形发生器(GSAWG)上的所实现了的结构和新近采用的技术。另外，这里也说明了关于利用这些技术进行测试的例子。 1前言 随着近年来数字通信的高速化，SoC芯片中集成的AD/DA转换器也在摸索着高速化的一条道路。例如，在3GPP中采用的W-CDMA方式，进行的就是5MH

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：137kb
    • 提供者：weixin_38708361

  1. 具有电压频率缩放和测试分区的热感知SoC测试计划

  2. 具有电压频率缩放和测试分区的热感知SoC测试计划

  3. 所属分类：其它

  1. SoC测试的概念及实例详解

  2. SoC测试的概念及实例详解、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：202kb
    • 提供者：weixin_38689736

  1.  基于FDR码改进分组的SoC测试数据压缩方法

  2. 文章提出一种基于FDR码改进分组的SoC测试数据压缩方法。经过对原始测试集无关位的简单预处理，提高确定位0在游程中的出现频率。在FDR码的基础上，改进其分组方式，通过理论证明其压缩率略高于FDR编码，尤其是短游程的压缩率。用C语言编写程序模拟两种编码方法的软件实现程序，实验结果证明了改进分组的FDR编码方法的有效性和高压缩性。

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：726kb
    • 提供者：weixin_38712908
« 12 3 4 5 6 7 8 9 10 ... 18 »