注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Writing Testbenches using SystemVerilog

  2. Writing Testbenches using SystemVerilog

  3. 所属分类：其它

    • 发布日期：2010-06-02
    • 文件大小：2097152
    • 提供者：xd_laoxie

  1. Verification Methodology Manual for SystemVerilog

  2. Verification Methodology Manual for SystemVerilog

  3. 所属分类：其它

    • 发布日期：2010-07-19
    • 文件大小：4194304
    • 提供者：siyuluuu

  1. writing+testbench+using+systemverilog

  2. 使用systemverilog进行更高层次的抽象描述来构建功能更丰富，更强大，代码更简洁的testbench。

  3. 所属分类：专业指导

    • 发布日期：2010-08-05
    • 文件大小：1048576
    • 提供者：predeuce

  1. SystemVerilog IEEE Std 1800-2007

  2. SystemVerilog IEEE标准

  3. 所属分类：嵌入式

    • 发布日期：2010-09-02
    • 文件大小：7340032
    • 提供者：zxchit

  1. IEEE Standard for SystemVerilog

  2. SystemVerilog IEEE标准

  3. 所属分类：嵌入式

    • 发布日期：2010-09-02
    • 文件大小：11534336
    • 提供者：zxchit

  1. SystemVerilog+for+verification

  2. SystemVerilog+for+verificationSystemVerilog+for+verification

  3. 所属分类：Java

    • 发布日期：2010-10-18
    • 文件大小：2097152
    • 提供者：sehszf

  1. systemverilog vmm lab data

  2. systemverilog vmm lab data

  3. 所属分类：硬件开发

    • 发布日期：2010-11-04
    • 文件大小：627712
    • 提供者：bukey_vmm

  1. Hardware Verification With SystemVerilog

  2. 关于SystemVerilog的经典图书

  3. 所属分类：专业指导

    • 发布日期：2010-11-12
    • 文件大小：3145728
    • 提供者：wengping123

  1. SystemVerilog 与Verilog 描述状态机(FSM) 之比较

  2. 由于状态机不仅是一种电路的描述工具,而且也是一种思想方法,因而在电路设计的系统级和RTL 级有着 广泛的应用。如何编写出高质量、易维护和可复用的RTL 级代码,这既对硬件工程师提出了新的挑战,又对硬件 描述语言的抽象层次、语义及语法也提出了更高的要求。本文详细描述了如何使用新的SystemVerilog 来构建 FSM 的寄存器传输级(RTL) 编码技术,并且将现存有效的RTL 编码风格与新的增强的SystemVerilog 编码风格进 行比较,以显示SystemVerilog 在构建FSM

  3. 所属分类：专业指导

    • 发布日期：2010-11-23
    • 文件大小：233472
    • 提供者：facai_sdu

  1. A User’s Experience with SystemVerilog

  2. 通过实例解说SystemVerilog（含源码）

  3. 所属分类：Java

    • 发布日期：2011-02-07
    • 文件大小：447488
    • 提供者：ghqbalance

  1. systemverilog 3.1a Language Reference Manual pdf

  2. systemverilog 3.1a Language Reference Manual pdf

  3. 所属分类：C/C++

    • 发布日期：2011-02-13
    • 文件大小：4194304
    • 提供者：hbjnj

  1. Writing Testbenches using SystemVerilog

  2. 编写测试平台—HDL模型的功能验证(第二版) Writing Testbenches using SystemVerilog 中文版 很经典的书籍 这个是第一部分，一共两部分，请全部下载之后解压。然后再一起解压17个包

  3. 所属分类：专业指导

    • 发布日期：2011-03-09
    • 文件大小：23068672
    • 提供者：zhou19891113

  1. systemverilog经典教程

  2. systemverilog经典教程，很有用！！！

  3. 所属分类：电信

    • 发布日期：2011-03-24
    • 文件大小：4194304
    • 提供者：jianfeng108

  1. SystemVerilog 3.1a Language Reference Manual

  2. systemverilog使用手册，完全描述了systemverilog语法。

  3. 所属分类：硬件开发

  1. SYSTEMVERILOG FOR VERIFICATION

  2. This book is the first one you should read to learn the SystemVerilog verification language constructs. It describes how the language works and includes many examples on how to build a basic coverage-driven, constrained-random layered testbench usin

  3. 所属分类：硬件开发

    • 发布日期：2011-05-25
    • 文件大小：3145728
    • 提供者：tufts

  1. SystemVerilog 详解

  2. 非常不错的一本systemVerilog开发指导书，适合刚入门的朋友。

  3. 所属分类：硬件开发

    • 发布日期：2011-05-30
    • 文件大小：4194304
    • 提供者：charlie_wu

  1. systemverilog 3.1a

  2. SystemVerilog Language Reference Manual是 Accelera标准组织提供的SystemVerilog 3.1版标准规范

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：4194304
    • 提供者：iicing

  1. A Practical Guide for SystemVerilog Assertions

  2. A Practical Guide for SystemVerilog Assertions

  3. 所属分类：嵌入式

    • 发布日期：2011-08-22
    • 文件大小：11534336
    • 提供者：dt

  1. vim加载systemverilog语法高亮文件:sytemverilog.vim

  2. vim加载systemverilog语法高亮文件sytemverilog.vim linux下的vim工具默认没有sv语法高亮，要自已加载，详细说明见我的博客：http://hi.baidu.com/xiyoulhj/blog/item/4ca03d35e271acc1a2cc2bc3.html

  3. 所属分类：互联网

    • 发布日期：2011-10-24
    • 文件大小：9216
    • 提供者：lhjxiyou123

  1. SYSTEMVERILOG 测试平台编写 英文

  2. systemverilog 教程 英文版

  3. 所属分类：硬件开发

    • 发布日期：2011-11-03
    • 文件大小：2097152
    • 提供者：lblubiao
« 1 23 4 5 6 7 8 9 10 ... 27 »