注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 编写高效的testbench

  2. 一个设计的测试验证是非常重要的。有效的测试可以助我们快速的完成或改善设计。Testbenches建议编写有效的测试代码来通过软件实现可靠的验证。

  3. 所属分类：Perl

    • 发布日期：2012-11-16
    • 文件大小：248832
    • 提供者：ly131004

  1. Writing_Testbenches

  2. writing testbench，做验证的可以读读这个，用来入门挺不错的

  3. 所属分类：硬件开发

    • 发布日期：2012-12-02
    • 文件大小：12582912
    • 提供者：endlgihtcl

  1. VHDL Testbench

  2. 教你学会VHDL的Testbench文件写法，非常简单实用

  3. 所属分类：其它

    • 发布日期：2012-12-03
    • 文件大小：13631488
    • 提供者：wkj611

  1. Writing TestBench

  2. 作为如何编写VHDL测试程序的圣经级作品，详细介绍了编写测试程序所要注意到的方方面面，对Verilog测试程序的编写同样具有很大借鉴作用。注意此书为英文原版书籍，求中文版的朋友勿下！！

  3. 所属分类：硬件开发

    • 发布日期：2013-01-04
    • 文件大小：5242880
    • 提供者：cksincere

  1. xapp199 module testbench

  2. writing efficient testbenches `timescale 1 ns/1 ps module testbench; reg clock; reg load; reg reset; wire [4:0] shiftreg; reg [4:0] data; reg [1:0] sel; shift_reg u1 ( .clock (clock), .load (load), .reset (reset), .shiftreg (shiftreg), .data (data),

  3. 所属分类：其它

    • 发布日期：2013-05-13
    • 文件大小：14336
    • 提供者：iswzy

  1. VHDL Testbench

  2. 这是一本关于VHDL 怎样写testbench 的书，不错！可以看看

  3. 所属分类：硬件开发

  1. 中文文章：怎样写testbench（xilinx的）

  2. Xilinx关于编写测试台程序的教程，有范例，常用的仿真方法都有介绍，不失为实用资料。

  3. 所属分类：嵌入式

    • 发布日期：2008-09-17
    • 文件大小：102400
    • 提供者：newkong

  1. FIME Automatic TestBench User manual

  2. FIME Automatic TestBench User manual

  3. 所属分类：系统安全

    • 发布日期：2013-07-31
    • 文件大小：985088
    • 提供者：u011558503

  1. TextIO常用结构与数字类型

  2. 关于testbench方面的资料，网上找的东西，共享一下

  3. 所属分类：硬件开发

    • 发布日期：2013-08-21
    • 文件大小：154624
    • 提供者：sanjin555

  1. Testbench常用库函数用法.pdf

  2. Testbench 显示、打印任务的系统函数： $display，$write，$strobe，$monitor 与文件操作有关的任务函数有： $fopen, $fclose(打开与关闭文件的函数) $readmemb("[file_name]", [mem_variable]); $readmemh("[file_name]", [mem_variable]);

  3. 所属分类：硬件开发

    • 发布日期：2013-08-21
    • 文件大小：72704
    • 提供者：sanjin555

  1. 串口通信的Verilog代码及TestBench

  2. 这是个串口通信的Verilog代码，代码简单明了。在顶层收到PC一个字节然后再发给PC。适合初学者使用

  3. 所属分类：硬件开发

    • 发布日期：2013-10-10
    • 文件大小：4194304
    • 提供者：zhangzhenyuancs

  1. 北大数字集成电路课件--15_Verilog-testbench的写法

  2. verilog testbench的编写。

  3. 所属分类：嵌入式

    • 发布日期：2013-10-17
    • 文件大小：138240
    • 提供者：yueguangfeiyang

  1. 编写高效Vivado HLS工程testbench的三个要素

  2. 编写高效Vivado HLS工程testbench的三个要素

  3. 所属分类：硬件开发

    • 发布日期：2013-10-19
    • 文件大小：18432
    • 提供者：u012506593

  1. ADS7841 verlog程序附带Testbench

  2. ADS7841 verlog程序，附带完整的激励Testbench

  3. 所属分类：硬件开发

    • 发布日期：2014-01-06
    • 文件大小：2097152
    • 提供者：u013400654

  1. (Kluwer) Writing Testbenches--Functional Verification Of Hdl Models

  2. 一本经典的关于testbench的书籍 verilog/vhdl

  3. 所属分类：其它

    • 发布日期：2014-03-09
    • 文件大小：5242880
    • 提供者：u013989499

  1. 异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形

  2. 异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形，已经测试过了，已经测试过了，欢迎下载，收取大家2个财富值，希望大家多多包涵，自己的csdn账号也没有财富值了。

  3. 所属分类：其它

    • 发布日期：2014-03-16
    • 文件大小：344064
    • 提供者：hxuhongming

  1. 基于循环队列的FIFO及modelsim及testbench

  2. FIFO缓存是介于两个子系统之间的弹性存储器，其概念图如图1所示。它有两个控制信号，wr和rd，用于读操作和写操作。当wr被插入时，输入的数据被写入缓存，此时读操作被忽视。FIFO缓存的head一般情况下总是有效的，因此可在任意时间被读取。rd信号实际上就像“remove”信号；当其被插入的时候，FIFO缓存的第一个项（即head）被移除，下一个项变为可用项

  3. 所属分类：硬件开发

    • 发布日期：2014-04-28
    • 文件大小：30720
    • 提供者：wjsctt

  1. 编写高效率的testbench

  2. 关于在ISE环境下编写testbench的技巧

  3. 所属分类：嵌入式

    • 发布日期：2014-05-01
    • 文件大小：555008
    • 提供者：wangyihao900221

  1. 基于fpga的verilog的fft算法

  2. 本程序主要是介绍8点的fft算法，比较适合入门，而且还有testbench测试程序

  3. 所属分类：硬件开发

    • 发布日期：2014-05-19
    • 文件大小：45056
    • 提供者：wjsctt

  1. Writing Testbenches Functional Verification of HDL Models

  2. 这是验证大牛Janick Bergeron写的关于写testbench的书，值得一看！

  3. 所属分类：硬件开发

    • 发布日期：2014-08-04
    • 文件大小：5242880
    • 提供者：yangyao520240
« 1 2 ... 4 5 6 7 8 910 11 12 13 14 ... 31 »