注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog分频器代码

  2. verilog分频器代码 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的

  3. 所属分类：专业指导

    • 发布日期：2009-08-11
    • 文件大小：27kb
    • 提供者：vs4xiaoyu

  1. 分频器 Verilog

  2. 代码 5.5分频 10.1分频 等

  3. 所属分类：专业指导

    • 发布日期：2010-05-25
    • 文件大小：3kb
    • 提供者：fengye061854

  1. 用Verilog代码编写的奇偶分频器

  2. 实现任意奇偶分频用Verilog编写的分频器//偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的 //时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循 //环下去。这种方法可以实现任意的偶数分频。

  3. 所属分类：C/C++

    • 发布日期：2010-05-28
    • 文件大小：27kb
    • 提供者：olzzz

  1. FPGA verilog 任意分频程序

  2. 用FPGA实现任意分频,代码用verilog语言编写，仅供参考。

  3. 所属分类：硬件开发

    • 发布日期：2010-06-20
    • 文件大小：362kb
    • 提供者：fullattack010

  1. Verilog HDL代码实例

  2. multiplexer : 多路选择器器建模 decoder : 译码器实验程序 adder : 加法器实验程序 comparator : 比较器实验程序 counter16 计数器建模 IIC I2C接口标准建模源码 RS232 串行接口RS232标准建模源码 LCM 标准LCM建模源码 ６分频：　　　时钟６分频源码 串并转化 串并转化源码

  3. 所属分类：C

    • 发布日期：2010-07-23
    • 文件大小：1mb
    • 提供者：do622

  1. FPGA 实现多进制FSK调制解调(含代码，运行文件)

  2. //该模块为8分频器 module div8( clk, divout); //端口列表 input clk; output divout; //端口说明 reg [2:0]div; reg divout; //定义数据类型 initial divout=0; //初始化 always @(posedge clk) begin div=div+1; divout=div[2]; //3bit计数器，实现8分频

  3. 所属分类：硬件开发

    • 发布日期：2011-01-06
    • 文件大小：1mb
    • 提供者：sunyuan8023

  1. FPGA关于分频的代码

  2. 使用actel的FPGA写出了分频器。 所使用的为verilog语言。 希望大家能够希望。

  3. 所属分类：专业指导

    • 发布日期：2011-03-20
    • 文件大小：1kb
    • 提供者：lyzsyr

  1. 分频器的verilog代码

  2. 如何用verilog代码编写出各种不同的分频器，本文档给你详细讲述奇数分频、偶数分频、小数分频。。。

  3. 所属分类：硬件开发

    • 发布日期：2011-10-06
    • 文件大小：28kb
    • 提供者：yangjay630

  1. 一个分频器的verilog代码

  2. 这是一个基于QuartusII 9.0的一个分频器的verilog代码 非常适合初学者

  3. 所属分类：硬件开发

    • 发布日期：2011-10-16
    • 文件大小：340byte
    • 提供者：majianbiao1

  1. 数字系统课程设计

  2. FPGA课程设计中的常用设计考题，电梯控制器、出租车计费系统、交通信号灯、分频器等设计，包含完整的verilog代码，是初学FPGA的好资料

  3. 所属分类：嵌入式

    • 发布日期：2012-10-30
    • 文件大小：1mb
    • 提供者：zshuwei2011

  1. Verilog HDL的任意的分频器设计

  2. 这是一个基于verilog语言的分频器的设计的代码，在设置的位宽范围以内任意系数的分频器均可以采用本代码。当然，讲寄存器的位宽设置更高，可以继续增加分频系数

  3. 所属分类：硬件开发

    • 发布日期：2014-03-03
    • 文件大小：1kb
    • 提供者：lucialiuwei

  1. verilog实现任意的整数分频器

  2. 此代码是使用verilog实现任意的整数分频，通过更改参数即可实现，包括testbench验证代码功能

  3. 所属分类：硬件开发

    • 发布日期：2015-07-11
    • 文件大小：7mb
    • 提供者：cherish_2014

  1. 任意奇数分频器 Verilog代码

  2. 代码直接实现5分频，修改代码中的n值可以实现相应的n分频，n为奇数。

  3. 所属分类：其它

    • 发布日期：2015-08-09
    • 文件大小：2kb
    • 提供者：qq_27654525

  1. verilog现代可编程逻辑器件基础编程示例

  2. 5个简单verilog程序示例，包含程序要求、代码实现以及仿真效果图，适合初学verilog的人学习。具体题目如下： 1. 设计一个1/5分频器。要求：编写设计模块；编写测试模型。 2. 设计一个用于篮球比赛的定时器。要求： （1）定时时间为24秒，按递减方式计时，每隔1秒，定时器减1； （2）定时器的时间用两位数码管显示； （3）设置两个外部控制开关，控制定时器的直接复位、启动计时、暂停/连续计时；当定时器递减计时到零（即定时时间到）时，定时器保持零不变，同时发出报警信号，报警信号用一个发光

  3. 所属分类：讲义

    • 发布日期：2015-10-12
    • 文件大小：3mb
    • 提供者：u012955036

  1. 数字信号分频器与激励文件的verilog代码

  2. 数字信号分频器与激励文件的verilog代码

  3. 所属分类：硬件开发

    • 发布日期：2016-01-06
    • 文件大小：2kb
    • 提供者：qq_19857117

  1. verilog hdl数字系统设计及仿真—光盘资料，作者于斌

  2. 资料中含有的是书籍《 verilog hdl数字系统设计及仿真》中的所有代码，方便学习者使用quartus II和modelsim联调进行功能和时序仿真。 其中不仅包括常见功能电路的HDL模型代码，如锁存器与触发器、编码器与译码器、寄存器、计数器、分频器、乘法器、存储单元。 同时还有完整设计实例的代码，如异步FIFO、三角函数计算器、简易cpu模型的全部verilog代码。

  3. 所属分类：硬件开发

    • 发布日期：2016-02-10
    • 文件大小：3mb
    • 提供者：lee_shuai

  1. verilog奇数分频器

  2. 内含verilog语言编写的奇数分频器，本人认为代码比较简练，容易移植

  3. 所属分类：硬件开发

    • 发布日期：2018-12-19
    • 文件大小：884byte
    • 提供者：sinat_41830715

  1. 基于FPGA的Verilog语言的计时器和倒计时的系统设计

  2. 功能描述： 1.计时器：24小时计时器由2个60进制加计数器和I个24进制加计数器构成，输入CLK为1Hz(秒)的时钟，经过60进制加计数后产生1分钟的进位时钟信号，再经过60进制加计数后产生I小时的进位时钟信号送给24进制加计数器进行加计数，当加计数到达23: 59; 59后，再来一个秒脉冲，产生时的进位输出。将两个60进制加计数器和-一个24进制加计数器的输出送数码管显示，得到计时器的显示结果。其中，秒脉冲由EDA实调仪上的20MHz晶振分频得到。 2.倒计时：24小时倒计时器由2个60进

  3. 所属分类：其它

    • 发布日期：2019-07-26
    • 文件大小：1mb
    • 提供者：carzy_apple

  1. vspi.rar SPI同步总线接口的VHDL／Verilog代码实现，强力推荐

  2. 该程序是一个可完成订制化的SPI双向总线接口，时钟相位、极性，以及分频比全部可通过寄存器进行配置，已经在ISE下通过综合，占用资源少，强烈推荐 压缩包内包含VHDL和Verilog两个版本！

  3. 所属分类：硬件开发

    • 发布日期：2019-08-24
    • 文件大小：13kb
    • 提供者：drjiachen

  1. Verilog设计3-8译码器、8位全加器、四分之一分频器.zip

  2. 集成电路作业，Verilog设计3-8译码器、8位全加器、四分之一分频器（时钟周期clk=50ns），内含相对应的测试代码。

  3. 所属分类：C/C++

    • 发布日期：2020-06-16
    • 文件大小：4kb
    • 提供者：llory
« 12 »