注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 交通灯管理器-verilog

  2. 实验报告~框图，设计思路，源程序，仿真通过~~

  3. 所属分类：交通

    • 发布日期：2009-07-28
    • 文件大小：74kb
    • 提供者：qsure17

  1. 约翰逊计数器Verilog HDL报告

  2. 约翰逊计数器用Verilog HDL描述的实验报告

  3. 所属分类：专业指导

    • 发布日期：2010-07-22
    • 文件大小：79kb
    • 提供者：wawa267

  1. Verilog 数字钟与汽车尾灯

  2. 共23页。 用Verilog编写的数字钟与汽车尾灯模块。其中数字钟具有时间显示的基本功能，按键校时校分，闹钟模块（包含校时校分），仿电台报时（四低一高），整点报时，12-24显示切换等强大功能。汽车尾灯用四个按键模拟左转，右转，刹车和倒车选择；六个LED模拟尾灯在不同行驶状态下的显示情况。两个实验均包含详细的原理及代码，且有时序仿真图和模块生成图。共23页，可作为课程设计的参考模板。

  3. 所属分类：嵌入式

    • 发布日期：2010-07-26
    • 文件大小：581kb
    • 提供者：yb7925385

  1. 基于verilog的串并与并串实现

  2. 串并与并串的verilog实现及其代码，是自己做的实验报告，供大家参考，都是在仿真软件下仿真通过的

  3. 所属分类：嵌入式

    • 发布日期：2010-11-15
    • 文件大小：3mb
    • 提供者：yongsheng16524

  1. Verilog HDL交通灯设计

  2. 这是大学期间我上VerilogHDL的交通灯设计实验报告，报告中除了包括正确测试后的程序代码，我 还加入了非常详细的注释。为了让读者更好理解交通灯程序代码和编写代码的思路，我还特意精心绘制了交通灯程序模块间的结构图和状态图。

  3. 所属分类：交通

    • 发布日期：2010-11-29
    • 文件大小：719kb
    • 提供者：loushuifeng

  1. Verilog HDL 七段数码管倒计时效果

  2. 这是大学期间我上VerilogHDL的七段数码管倒计时效果实验报告，报告中除了包括正确测试后的程序代码，我还加入了非常详细的注释。为了让读者更好理解程序代码和编写代码的思路，我还特意精心绘制了交通灯程序模块间的结构图。

  3. 所属分类：交通

    • 发布日期：2010-11-29
    • 文件大小：179kb
    • 提供者：loushuifeng

  1. EDA实验报告_正弦信号发生器_序列检测器

  2. EDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.docEDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.docEDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.doc

  3. 所属分类：数据库

    • 发布日期：2011-04-21
    • 文件大小：702kb
    • 提供者：ylimh_hmily

  1. EDA实验报告

  2. verilog HDL 实验报告团 里面是前四个实验的实验报告。最新的哦。

  3. 所属分类：专业指导

    • 发布日期：2011-12-13
    • 文件大小：197kb
    • 提供者：aukofcu04

  1. 交通灯实验报告

  2. 交通灯实验报告 verilog 图形分析

  3. 所属分类：软件测试

    • 发布日期：2011-12-22
    • 文件大小：71kb
    • 提供者：tyn243222791

  1. 序列检测器实验报告

  2. 序列检测器实验报告 verilog 图形分析

  3. 所属分类：软件测试

    • 发布日期：2011-12-22
    • 文件大小：76kb
    • 提供者：tyn243222791

  1. 电子时钟实验报告

  2. 华中科大的电子时钟实验报告，写的很详细，对于VHDL之类的IC课程设计很有用处

  3. 所属分类：嵌入式

    • 发布日期：2012-05-28
    • 文件大小：1mb
    • 提供者：hustsqf

  1. 加法器实验报告

  2. 加法器实验报告： 1、学会使用FPGA新片编程模拟程序运行。 2、掌握QuartusⅡ软件环境下简单Verilog文本等输入设计方法。 3、熟悉Verilog设计实体的基本结构、语言要素、设计流程等。

  3. 所属分类：其它

    • 发布日期：2012-12-24
    • 文件大小：272kb
    • 提供者：wljuanniaoyuhua

  1. 电子科大计组实验报告2014

  2. 包括代码和结论的完整实验报告。代码为Verilog语言编写。

  3. 所属分类：专业指导

    • 发布日期：2015-01-09
    • 文件大小：9mb
    • 提供者：u014399215

  1. verilog单周期

  2. verilog实验报告，是基于单周期的处理器的设置。

  3. 所属分类：讲义

    • 发布日期：2015-12-27
    • 文件大小：97kb
    • 提供者：qq_33525843

  1. 通过Verilog实现交通灯设计实验报告.doc

  2. 通过Verilog实现交通灯设计实验报告，能顺利实现交通灯的运行

  3. 所属分类：嵌入式

    • 发布日期：2017-12-27
    • 文件大小：770kb
    • 提供者：qq_31522727

  1. 通过Verilog实现数码管显示驱动实验报告

  2. 上课实验后的手写报告，亲测能完成，大家可以下载使用

  3. 所属分类：嵌入式

    • 发布日期：2017-12-27
    • 文件大小：789kb
    • 提供者：qq_31522727

  1. 《计算机组成原理》实验报告-单周期CPU设计全过程

  2. 单周期CPU设计全过程： 组成原理实验课，包含十六条指令实现，完整的代码以及详细的实验报告，是本人实验课的作业。用verilog HDL语言或者VHDL语言来编写，实现单周期CPU的设计。 用Verilog HDL语言编写MIPS32单周期CPU程序 （1）理解MIPS常用的指令系统并掌握单周期CPU的工作原理与逻辑功能实现。 （2）通过对单周期CPU的运行状况进行观察和分析，进一步加深理解。

  3. 所属分类：其它

    • 发布日期：2020-01-02
    • 文件大小：2mb
    • 提供者：zxt1484675627

  1. 基于proteus多周期cpu代码，包含实验报告、答辩ppt、源代码

  2. 该资源包含多周期cpu实现代码、答辩ppt、实验报告。在proteusII 14.0 中成功运行，其他仿真工具应该也可以运行，开发板是DE1-SOC，代码包含CPU各个部件，顶层文件。代码是《计算机原理与设计：Verilog HDL版》书上的，自己加了可以在开发板上用7段数码管显示周期状态的代码。

  3. 所属分类：硬件开发

    • 发布日期：2019-07-12
    • 文件大小：33mb
    • 提供者：qq_35697978

  1. 华中科技大学verilog实验报告及源码

  2. 华中科技大学Verilog实验报告及完整源代码，可以直接用，全部本人编写。源代码文件名称在报告中有交代，仿真截图和原理图都有。直接用vivado2015.2打开即可。

  3. 所属分类：硬件开发

    • 发布日期：2020-07-15
    • 文件大小：2mb
    • 提供者：qq_33679222

  1. 基于线性调频信号的脉冲压缩处理（源码和实验报告）.zip

  2. 基于线性调频信号的脉冲压缩处理，内含MATLAB源码，FPGA的ISE源码（Verilog HDL），以及一份实验报告。还有实验数据，实验截图。ADC采样测试，基于多相滤波的数字正交变换，匹配滤波求模输出

  3. 所属分类：嵌入式

    • 发布日期：2020-10-01
    • 文件大小：152mb
    • 提供者：luolaihua2018
« 12 3 4 5 6 »