注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog数字电路课程设计王金明

  2. verilog数字电路课程设计王金明，很经典的书，常见的设计在里面都找的到啊

  3. 所属分类：专业指导

    • 发布日期：2010-03-02
    • 文件大小：10mb
    • 提供者：zhizhuozhu

  1. 电子技术基础课程设计报告

  2. 电子技术基础课程设计报告，verilog编写的计算器程序，在FPGA上实现

  3. 所属分类：硬件开发

    • 发布日期：2010-03-26
    • 文件大小：415kb
    • 提供者：newwoman1988

  1. Verilog课程设计-自动售货机

  2. 四、程序代码段 module autoseller(clk,g,m,yes,read,zero,led_dig,led_seg,led_c,led_r,led); input clk,yes,read,zero;//确定键，商家读取键，清零键 input [3:0] g , m; //货品及投币选择键 output led_dig,led_seg,led_c,led_r,led;//数码管输出及点阵输出 reg f_100;//分频时钟 reg f_1; reg [3:0] goods,mon

  3. 所属分类：C

    • 发布日期：2010-10-08
    • 文件大小：83kb
    • 提供者：maxingtian

  1. 交通信号灯（vhdl课程设计）

  2. 应用vhdl语言编写，主要用于数字电路的课程设计，实现十字路*通灯转换的控制。分主干道和支干道，正常为主干道绿灯，当主干道无车通过支干道请求时，有4s的黄灯时间，然后支干道变成绿灯，30s后恢复主干道为绿灯

  3. 所属分类：交通

    • 发布日期：2010-12-12
    • 文件大小：228kb
    • 提供者：fbingcool0814

  1. verilog课程设计—交通灯

  2. 这是我自己设计的，附带了详细的程序代码 希望大家指教

  3. 所属分类：交通

    • 发布日期：2011-01-14
    • 文件大小：274kb
    • 提供者：blueskyrrg123

  1. verilog课程设计 电话计费

  2. verilog课程设计 电话计费

  3. 所属分类：专业指导

  1. EDA（verilog）课程设计报告

  2. 06级的EDA（verilog）课程设计报告，包括：抢答器，密码锁，电子钟，交通灯控制系统，键盘接口等，感谢师兄的分享，有需要的就下吧

  3. 所属分类：专业指导

    • 发布日期：2011-06-22
    • 文件大小：7mb
    • 提供者：wudipeng9

  1. EDA Verilog VHDL 课程设计 程序

  2. EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序

  3. 所属分类：硬件开发

    • 发布日期：2011-07-30
    • 文件大小：1mb
    • 提供者：googyouhua

  1. Verilog课程设计自动售货机

  2. 1）设计一个自动售货机，此机能出售1.5元、2元两种商品。出售哪种商品可有顾客按动相应的一个按键即可，并同时用数码管显示出此商品的价格。可同时购买两种、多件商品。 2）顾客投入硬币的钱数有5角、1元两种。此操作通过按动相应的两个按键来模拟，并同时用数码管将投币额显示出来。 3）顾客投币后，按一次确认键，如果投币额不足时则报警灯亮。如果投币额足够时自动送出货物（送出的货物用相应不同的指示灯显示来模拟），同时多余的钱应找回，找回的钱数用数码管显示出来，库存显示减少。 4）顾客一旦按下取消键，自动售

  3. 所属分类：专业指导

    • 发布日期：2012-02-27
    • 文件大小：89kb
    • 提供者：lingfeidiewu

  1. verilog课程设计 指纹生成器

  2. verilog程序，附课程设计报告

  3. 所属分类：硬件开发

    • 发布日期：2012-03-21
    • 文件大小：1mb
    • 提供者：ch00012

  1. 自动售货机系统设计 verilog课程设计

  2. 设计一个自动售货机，此机能出售1元、2元、5元、10元的四种商品。出售哪种商品可由顾客按动相应的一个按键即可，并同时用数码管显示出此商品的价格。顾客投币后，按一次确认键，如果投币额不足时则报警，报警时间3秒（可用点阵模拟报警）。如果投币额足够时自动送出货物（送出的货物用相应不同的指示灯显示来模拟），同时多余的钱应找回，找回的钱数用数码管显示出来。

  3. 所属分类：专业指导

    • 发布日期：2012-10-23
    • 文件大小：152kb
    • 提供者：qian891027

  1. EDA课程设计报告-彩灯控制器

  2. EDA课程设计报告，彩灯控制器，大学eda技术设计，涉及到verilog 语言

  3. 所属分类：3G/移动开发

  1. EDA课程设计——计费器

  2. EDA Verilog数字系统，广东工业大学的EDA课程设计，计费器，可以直接下载在SOPC/DSP/EDA实验开发系统主板上运行

  3. 所属分类：C/C++

    • 发布日期：2013-01-02
    • 文件大小：2kb
    • 提供者：whz1198752701

  1. verilog课程设计之洗衣机

  2. 华中科技大学电子课程设计，基于quartus2的洗衣机verilog编程。完整源代码和qpf可执行项目

  3. 所属分类：硬件开发

    • 发布日期：2013-03-24
    • 文件大小：425kb
    • 提供者：zhengqian0819

  1. 贪吃蛇游戏的FPGA实现课程设计报告——verilog

  2. 贪吃蛇游戏的FPGA实现课程设计报告,里面含有多篇课程设计报告，对程序的原理实现进行了详细的说明，还附有部分源码，有需要的朋友可以参考下

  3. 所属分类：硬件开发

    • 发布日期：2016-11-26
    • 文件大小：2mb
    • 提供者：heming6666

  1. 中南大学EDA课程设计指导书及源代码

  2. 中南大学 电子信息工程专业 EDA课程设计指导书及源代码，设计内容：基于verilog HDL 16位RISC CPU设计与仿真，采用5级流水线。开发工具：quartusII, modelsim

  3. 所属分类：专业指导

    • 发布日期：2017-05-31
    • 文件大小：971kb
    • 提供者：aa7704

  1. Verilog数字系统课程设计 出租车计价器

  2. 使用Verilog硬件描述语言编写的出租车计价器，编写环境为Quartus ii 9.0，硬件平台为Cyclone EP1C6Q240C8. 实现主要功能如下： -输入时钟为系统晶振50Mhz. -两个开关分别控制：开始/停止计费，出租车行进中/停止等待 -一个开关控制所有数据的复位 -两个开关组合控制显示4种数据：当前计价（单位：元，精确到角）/当前行进总距离(单位：千米，精确到10m)/当前等待时间(单位：分，精确到分)/起步价内行进距离（单位：千米，精确到10m，详见计费规则） -计费规

  3. 所属分类：硬件开发

    • 发布日期：2018-09-14
    • 文件大小：3mb
    • 提供者：jych101

  1. 数字电子钟verilog课程设计

  2. （1）设计一个能自动计时的电子钟，利用数码管分别显示当前的小时，分钟， 秒。 （2）可以通过按键对当前小时、分钟进行调整设置。 （3）在调节当前时间的模式下，短按可实现加法，当长按调节分钟的按键两 秒以上时可实现快速连加（每秒四次加一）。 （4）具备闹钟功能，可通过按键设定闹钟时间，当当前时间到达闹钟设定时 间时，LED 按照预设花型闪烁，并播放闹铃音乐。 （5）具备整点报时功能，当当前时间为整点时，LED 组闪烁，并播放整点 报时音乐。 （6）具备秒表功能，启动秒表功能时，通过 switch

  3. 所属分类：嵌入式

    • 发布日期：2018-09-29
    • 文件大小：15kb
    • 提供者：qq_35857421

  1. 华中科技大学 数电课程设计 数字逻辑 使用Verilog编写的洗衣机模拟程序，运行在FPGA板上 vivado项目工程源码.zip

  2. 华中科技大学 数电课程设计 数字逻辑 使用Verilog编写的洗衣机模拟程序，运行在FPGA板上 vivado项目工程源码

  3. 所属分类：嵌入式

    • 发布日期：2020-02-07
    • 文件大小：5mb
    • 提供者：songzailu6482

  1. 华中科技大学 计算机组成原理课程设计 cpu流水 verilog源码 功能包括：流水、插入气泡、重定向、多级嵌套中断.zip

  2. 华中科技大学 组员课程设计 计算机组成原理课程设计 cpu流水 verilog源码 功能包括：流水、插入气泡、重定向、多级嵌套中断 组员课程设计

  3. 所属分类：专业指导

    • 发布日期：2019-09-13
    • 文件大小：31mb
    • 提供者：songzailu6482
« 12 3 4 5 6 7 8 9 10 »