注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 可编程IC指南(英文的)

  2. The purpose of this tutorial is to describe the integration of Cadence design tools with the Synplicity synthesis tool and the place-and-route tools provided by Xilinx, Altera, and Actel. This tutorial provides a descr iption of the Programmable IC

  3. 所属分类：硬件开发

    • 发布日期：2009-05-10
    • 文件大小：3mb
    • 提供者：tbocd

  1. Verilog-XL的中文简明操作手册

  2. Verilog-XL的中文简明操作手册，中文的哦

  3. 所属分类：软件测试

    • 发布日期：2011-04-01
    • 文件大小：8mb
    • 提供者：huangyx223

  1. verilog黄金指南

  2. 本刊物的任何部分在得到DOULOS的书面许可前都不能通过包括电子机械影印录像或其他任 何形式或任何方式复制保存在搜索系统或发布在英国和北爱尔兰印刷 Verilog-XL TM 是商标Verilog®是Cadence Design System Inc的注册商标

  3. 所属分类：硬件开发

    • 发布日期：2014-02-24
    • 文件大小：511kb
    • 提供者：u013761342

  1. 北大Verilog课件

  2. 介绍VerilogHDL, 内容包括： –Verilog应用 –Verilog语言的构成元素 –结构级描述及仿真 –行为级描述及仿真 –延时的特点及说明 –介绍Verilogtestbench •激励和控制和描述 •结果的产生及验证 –任务task及函数function –用户定义的基本单元(primitive) –可综合的Verilog描述风格 介绍Cadence Verilog仿真器, 内容包括： –设计的编译及仿真 –源库(source libraries)的使用 –用Verilog-X

  3. 所属分类：硬件开发

    • 发布日期：2015-02-08
    • 文件大小：2mb
    • 提供者：baidu_23207383

  1. FPGA内全数字延时锁相环的设计

  2. 现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了 目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、 消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟 偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟， 减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其 各自又分为数字设计和模拟设计。虽然用模拟的方法实

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：2mb
    • 提供者：drjiachen

  1. verilog-XL操作手册

  2. 关于verilog-XL的使用，环境，安装等问题，但愿对网友有所帮助，大家都提供些资源，对大家都有好处

  3. 所属分类：专业指导

    • 发布日期：2009-03-13
    • 文件大小：513kb
    • 提供者：zgtianlei

  1. 【IC设计入门教程】原理图输入、Layout设计、spectre仿真、verilog仿真、混合信号仿真.rar

  2. 这些教程涉及原理图输入、Layout设计、spectre仿真、verilog仿真、混合信号仿真，适合于刚接触IC的人做入门训练。 请根据自己的环境做具体的应变，这些教程仅供学习用。 【教程】原理图_spectre仿真_verilog仿真_版图-1.rar (7.24 MB, 下载次数: 4546 ) 包含 0、教程说明.txt 1、原理图教程 ——Virtuoso_Schematic_Editor_Tutorial_comptut.pdf.txt 2、spectre仿真 ——基于Cadence

  3. 所属分类：硬件开发

    • 发布日期：2019-09-10
    • 文件大小：16mb
    • 提供者：drjiachen

  1. AURORA核的使用及端口说明.pdf

  2. Aurora IP核是Xilinx公司在Aurora协议和高速串行收发器Rocket基础上研发出来的硬核。该核嵌入在Rocket I/O模块中，提供了简单的用户接口，极大地方便了信号的可操作性。通过IP核用户界面可以改变Rocket I/O中复杂的控制结构。Aurora IP核主要包括本地流控制、用户流控制、用户数据接口、时钟输入与时钟修正模块、高速串行收发模块和状态信息控制模块[7-8] ———————————————— 版权声明：本文为CSDN博主「树桥上多情的kevin」的原创文章，遵

  3. 所属分类：硬件开发

  1. verilog_tutorial.pdf

  2. Verilog HDL Tutorial, 完整，英文，简单易懂，语法等。INTRODUCTION CHAPTER 1 www.asic-world.com ● Introduction Verilog is a HARDWARE DEscr iptION LANGUAGE(HDL). a hardware descr iption Language is a language used to describe a digital system, for example, a network

  3. 所属分类：讲义

    • 发布日期：2019-07-26
    • 文件大小：876kb
    • 提供者：weixin_43096369

  1. A Framework for Generating High Throughput CNN Implementations on FPGAs.pdf

  2. 一种FPGA硬件加速方案，实现深度学习，可实现高吞吐量的CNN网络Session 3: Deep Learning FPGA 18, February 25-27, Monterey, CA, USA maps. Let b, n and m index into the Batch, fin and fout dimensions Table 1: Variation of model paramcters Equation 4 specifies the operations of a co

  3. 所属分类：深度学习

    • 发布日期：2019-07-20
    • 文件大小：2mb
    • 提供者：shiyangcool

  1. verilog 设计经验

  2. 　Verilog 是由en:Gateway Design Automation公司于大约1984年开始发展。Gateway Design Automation公司后来被 Cadence Design Systems于1990年所购并。现在 Cadence 对于 Gateway 公司的 Verilog 和 Verilog-XL 模拟器拥有全部的财产权。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：68kb
    • 提供者：weixin_38662213

  1. 系统管理器件中的基于Modelsim FLI接口的FPGA仿真技术

  2. 导读：本文介绍了如何利用modelsim提供的FLI（Poreign?Language?Interface）接口对VHDL设计文件进行同仿真，给出了协同仿真的意义以及协同仿真的程序结构和系统结构。 　　1. xHDL仿真器 　　常用的硬件描述语言的仿真器有很多种，例如，VCS,Ncsim,Affirima,Verilog-XL,SpeedWave,Finisim和ModelSim.个人认为比较流行的就是ModelSim和Ncsim,像opencores提供的源码大部分都含有Ncsim仿真支持

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：222kb
    • 提供者：weixin_38692707

  1. 详细讲解Xilinx+ModelSim的FPGA仿真

  2. 本文主要概括一下，如何针对Xilinx+ModelSim进行FPGA的仿真设计。1.xHDL仿真器常用的硬件描述语言的仿真器有很多种，例如，VCS，Ncsim，Affirima，Verilog-XL，SpeedWave，Finisim和ModelSim。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：304kb
    • 提供者：weixin_38637884