注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一个用vhdl写的小的分频程序

  2. 对工作时钟的分频代码，其中的分频数可根据你的实际需要自行修改

  3. 所属分类：专业指导

    • 发布日期：2009-05-30
    • 文件大小：20kb
    • 提供者：fanlin11

  1. 数控分频器VHDL程序

  2. 在CLK输入750KHZ的频率信号；输出FOUT接蜂鸣器，由KEY2/KEY3控制输入8位预置数并在数码管1~2上显示。

  3. 所属分类：硬件开发

    • 发布日期：2009-12-07
    • 文件大小：731kb
    • 提供者：dingkani

  1. VHDL语言编写的任意奇数分频

  2. 在QUARTUS2平台上使用VHDL语言编写的任意奇数分频程序，程序通过仿真验证，可直接使用。

  3. 所属分类：嵌入式

    • 发布日期：2010-05-11
    • 文件大小：739byte
    • 提供者：wzh1231986

  1. 用vhdl编写乐谱程序

  2. 把梁祝乐谱中化蝶部分换成数字处理 内置8位二进制计数器，计数频率选的是4hz，计数器是按照4hz的始终速率递增并输出分频之数

  3. 所属分类：专业指导

    • 发布日期：2010-05-16
    • 文件大小：4kb
    • 提供者：zzls41002

  1. 2.5分频VHDl程序

  2. VHDL编写的较为简单的2.5分频程序.

  3. 所属分类：其它

    • 发布日期：2010-05-31
    • 文件大小：706byte
    • 提供者：zhaojun1115

  1. 分频器的设计及其vhdl程序

  2. 分频器 普通分频 占空比为50%的奇数分频 以及VHDL程序

  3. 所属分类：专业指导

    • 发布日期：2010-06-05
    • 文件大小：55kb
    • 提供者：yongyeyejing

  1. 基于VHDL的分频计数器设计

  2. 基于VHDL的分频计数器设计，我自己编写的程序，已经通过仿真验证并且通过了，希望给大家有所帮助。

  3. 所属分类：硬件开发

    • 发布日期：2011-05-11
    • 文件大小：204kb
    • 提供者：luogao12

  1. vhdl的分频器存储器蜂鸣器流水灯的设计

  2. 基于vhdl的分频器，存储器，蜂鸣器，流水灯的设计程序

  3. 所属分类：嵌入式

    • 发布日期：2011-07-12
    • 文件大小：6kb
    • 提供者：liuying1987911

  1. VHDL语言产生的400k方波程序

  2. 使用Spartan-3e用VHDL语言产生400khz的方波，用FPGA来实现的，原频率为50兆，程序采用分频程序改为要求的400K。

  3. 所属分类：嵌入式

    • 发布日期：2011-12-08
    • 文件大小：1kb
    • 提供者：xutao1091

  1. 蜂鸣器程序

  2. 用FPGA编程，采用的开发板是Spartan-3e,里面含有分频程序，是一个两路选择器，根据分频的频率不同来实现选择，采用VHDL语言

  3. 所属分类：嵌入式

    • 发布日期：2011-12-08
    • 文件大小：545byte
    • 提供者：xutao1091

  1. VHDL语言相关程序段

  2. 分频 8位数码管动态显示 8*8LED点阵 流水灯 步进电机 全部是基于VHDL语言的实例 运行也都正确

  3. 所属分类：其它

    • 发布日期：2012-05-03
    • 文件大小：92kb
    • 提供者：vinessq

  1. fpga分频程序

  2. LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY div50m IS PORT(clk: IN STD_LOGIC; co: OUT STD_LOGIC); END div50m; ARCHITECTURE fun OF div50m IS SIGNAL q:INTEGER range 0 to 50000000-1; BEGIN PROCESS(clk) BEGIN IF(cl

  3. 所属分类：嵌入式

    • 发布日期：2013-04-24
    • 文件大小：428kb
    • 提供者：tw1101935

  1. 任意偶分频

  2. VHDL实现任意偶数分频，用modelism仿真程序可以使用。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-10
    • 文件大小：173kb
    • 提供者：tyoung1020

  1. 任意奇数分频

  2. VHDL实现任意奇数分频，modelism仿真验证程序可以用。

  3. 所属分类：硬件开发

    • 发布日期：2013-05-10
    • 文件大小：205kb
    • 提供者：tyoung1020

  1. vhdl分频器

  2. vhdl分频程序点亮led，分频值较大，可以自行更改试用

  3. 所属分类：其它

    • 发布日期：2014-12-21
    • 文件大小：283kb
    • 提供者：noreall

  1. 2.5分频VHDL源程序

  2. 想出了一个半整数分频的VHDL语言描述.其实很多问题只要你耐心，也是比较容易的 写出来与大家共享，共同讨论，半整数分频当然还有其他的方法 我认为这种看起来蛮简单的

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：27kb
    • 提供者：weixin_38565480

  1. 基于FPGA的高频时钟的分频和分配设计

  2. 绍了为PET（正电子发射断层扫描仪）的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。该电路利用FPGA芯片来实现对高频时钟的分频与分配，并用LVDS传输标准对生成的多路时钟信号进行传输，从而最大程度地减少了输出各路时钟之间的延时偏差，同时利用低压差分信号的传输特性增强了信号的抗干扰能力。文章给出了采用VHDL语言编写的时钟电路程序代码。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：78kb
    • 提供者：weixin_38525735

  1. EDA/PLD中的EDA典型单元电路的分频电路的设计

  2. 在基于EDA技术的数字电路系统设计中，分频电路应用得十分广泛，常常使用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。分频电路本质上是加法计数器的变种，其计数值由分频常数N=fin/fout决定，其输出不是一般计数器的计数结果，而是根据分频常数对输出信号的高、低电平进行控制。 　　【例1】设计一个将1 kHz的方波信号变为正、负周不等的50 Hz信号的分频电路的VHDL程序，并使用MA

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：534kb
    • 提供者：weixin_38564718

  1. 基于FPGA的高频时钟的分频和分配设计

  2. 摘要：介绍了为PET（正电子发射断层扫描仪）的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。该电路利用FPGA芯片来实现对高频时钟的分频与分配，并用LVDS传输标准对生成的多路时钟信号进行传输，从而最大程度地减少了输出各路时钟之间的延时偏差，同时利用低压差分信号的传输特性增强了信号的抗干扰能力。文章给出了采用VHDL语言编写的时钟电路程序代码。 关键词：FPGA；高频时钟；VHDL１ 引言随着应用系统向高速度、低功耗和低电压方向的发展，对电路设计的要求越来越高传统集成电路设

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：80kb
    • 提供者：weixin_38551059

  1. EDA典型单元电路的分频电路的设计

  2. 在基于EDA技术的数字电路系统设计中，分频电路应用得十分广泛，常常使用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。分频电路本质上是加法计数器的变种，其计数值由分频常数N=fin/fout决定，其输出不是一般计数器的计数结果，而是根据分频常数对输出信号的高、低电平进行控制。 　　【例1】设计一个将1 kHz的方波信号变为正、负周不等的50 Hz信号的分频电路的VHDL程序，并使用MA

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：698kb
    • 提供者：weixin_38501206
« 12 3 4 5 »