注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL的有限状态机设计

  2. 6.1 概述 6.2 有限状态机的HDL描述 6.3 状态编码 ppt格式

  3. 所属分类：专业指导

    • 发布日期：2009-09-03
    • 文件大小：302kb
    • 提供者：vaisramana

  1. 有限状态机Finite State Machine详细介绍

  2. 有限状态机（Finite State Machine）是一种时序机，它源自于人们将一个复杂的问题分割成多个简单的部分来处理的思想。状态机通过时钟驱动下的有多个状态，以及状态之间的跳转规则来实现复杂的逻辑，一旦当前的状态确定，也就明确了相关的输入输出。 有限状态机主要分为两个类型：第一类，如果输出只和当前状态有关而和输入无关，称之为Moore状态机；第二类，输出不仅和当前状态有关也和输入有关，称之为Melay型状态机。本节将主要介绍这两类状态机、状态编码以及使用VHDL和Verilog语言描述的

  3. 所属分类：专业指导

    • 发布日期：2009-11-26
    • 文件大小：605kb
    • 提供者：cs124dn

  1. 基于VHDL语言有限状态机的交通灯控制系统设计

  2. 基于VHDL语言有限状态机的交通灯控制系统设计

  3. 所属分类：交通

    • 发布日期：2009-12-20
    • 文件大小：274kb
    • 提供者：yening105

  1. 用VHDL实现智能洗衣机控制系统有限状态机的设计

  2. 用VHDL实现智能洗衣机控制系统有限状态机的设计 设计图 仿真图 程序

  3. 所属分类：嵌入式

    • 发布日期：2010-03-03
    • 文件大小：180kb
    • 提供者：hn520520

  1. 基于有限状态机的UART设计.pdf

  2. 推荐：基于有限状态机的UART设计.pdf 写的很好 值得下载

  3. 所属分类：专业指导

    • 发布日期：2010-07-13
    • 文件大小：244kb
    • 提供者：hglikun

  1. 利用有限状态机设计的数字密码锁

  2. 本系统是基于EDA作为开发工具，VHDL语言为硬件描述语言，QUARTUS II作为程序运行平台，所开发的程序通过调试运行、波形仿真验证，初步实现了设计目标。 本系统采用有限状态机进行设计，目的在于实现八位二进制，串行输入数字密码锁，并具有开锁与错误提示。开锁代码为八位二进制数，当输入代码的位数和位值与预先设置的密码一致时方可开锁，并使数码管显示由“B”变为“A”。

  3. 所属分类：专业指导

    • 发布日期：2011-05-19
    • 文件大小：266kb
    • 提供者：zxrcactus

  1. vhdl_状态机设计

  2. 基于vhdl语言的状态机设计！其中介绍了一般有限状态机设计， Moore型有限状态机设计， Mealy型有限状态机设计，等等

  3. 所属分类：专业指导

    • 发布日期：2011-12-19
    • 文件大小：1mb
    • 提供者：xijiwumin

  1. 有限状态机和VHDL的综合运用实例

  2. 这是一份数字实验课程的实验报告，隐藏了个人信息。 这份试验报告是用硬件模拟21点纸牌游戏的状态转换，涉及到的知识点包括有限状态机涉及，Altera Quartus II设计与仿真， Logic Analyzer的使用，及VHDL编程。文档结尾附带了VHDL的完整代码供参考。 本人是VHDL初学者，编写这个程序遇到的问题有：信号的赋值有延迟而变量没有；多个process不同操作同一个变量，process的敏感信号使用等等，这是与普通软件编程不同的地方，提醒大家注意。

  3. 所属分类：专业指导

    • 发布日期：2012-12-31
    • 文件大小：740kb
    • 提供者：firegw

  1. 用VHDL设计有限状态机的方法

  2. 以离心机定时顺序控制器的设计为例,阐述了用VHDL设计有限状态机的方法,讨论了如何消除状态机输出信号的“毛刺”。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：86kb
    • 提供者：weixin_38663701

  1. 基于VHDL的MTM总线主模块有限状态机设计

  2. 为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：381kb
    • 提供者：weixin_38617001

  1. vhdl有限状态机设计

  2. 详细的介绍了vhdl有限状态机设计，并且附有响应的代码例子。适合初学者入门学习，详细的介绍了vhdl有限状态机设计，并且附有响应的代码例子。适合初学者入门学习

  3. 所属分类：硬件开发

    • 发布日期：2020-09-23
    • 文件大小：223kb
    • 提供者：chenkui164

  1. EDA/PLD中的基于VHDL的MTM总线主模块有限状态机设计

  2. 摘要：为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。 　　MTM总线（Module Testing and Maintenance bus,MTMbus）是一种同步、串行、用于系统级的背

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：320kb
    • 提供者：weixin_38701340

  1. 有限状态机的VHDL优化设计

  2. 1．引言当前以硬件描述语言为工具、逻辑器件为载体的系统设计越来越广泛。在设计中，状态机是最典型、应用最广泛的电路模块，其在运行速度的高效、执行时间的确定性和高可靠性方面都显现出强大的优势。状态机及其设计技术水平决定了系统设计的优劣[1]。如何设计一个最优化的状态机是我们必须面对的问题。本文将详细讨论状态机编写的各个步骤对优化状态机所起到的作用。2．状态机的分类状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作，完成特定操作的控制中心。状态机可

  3. 所属分类：其它

    • 发布日期：2021-03-04
    • 文件大小：264kb
    • 提供者：weixin_38584043

  1. 用VHDL设计有限状态机的方法

  2. 火龙果软件工程技术中心  摘要：以离心机定时顺序控制器的设计为例，阐述了用VHDL设计有限状态机的方法，讨论了如何消除状态机输出信号的“毛刺”。关键词：VHDL状态机EDA离心机毛刺   现代数字系统的设计一般都采用自顶向下的模块化设计方法。即从整个系统的功能出发，将系统分割成若干功能模块。在自顶向下划分的过程中，最重要垢是将系统或子系统按计算机组成结构那样划分成控制器和若干个受控制的功能模块。受控部分通常是设计者们所熟悉的各种功能的电路，设计较为容易。主要任务是设计控制器，而其控制功能可以用限

  3. 所属分类：其它

    • 发布日期：2021-03-03
    • 文件大小：184kb
    • 提供者：weixin_38543749

  1. 有限状态机的VHDL优化设计

  2. 1．引言当前以硬件描述语言为工具、逻辑器件为载体的系统设计越来越广泛。在设计中，状态机是最典型、应用最广泛的电路模块，其在运行速度的高效、执行时间的确定性和高可靠性方面都显现出强大的优势。状态机及其设计技术水平决定了系统设计的优劣[1]。如何设计一个最优化的状态机是我们必须面对的问题。本文将详细讨论状态机编写的各个步骤对优化状态机所起到的作用。2．状态机的分类状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作，完成特定操作的控制中心。状态机可

  3. 所属分类：其它

    • 发布日期：2021-03-03
    • 文件大小：264kb
    • 提供者：weixin_38616505

  1. 有限状态机的VHDL优化设计

  2. 1．引言当前以硬件描述语言为工具、逻辑器件为载体的系统设计越来越广泛。在设计中，状态机是最典型、应用最广泛的电路模块，其在运行速度的高效、执行时间的确定性和高可靠性方面都显现出强大的优势。状态机及其设计技术水平决定了系统设计的优劣[1]。如何设计一个最优化的状态机是我们必须面对的问题。本文将详细讨论状态机编写的各个步骤对优化状态机所起到的作用。2．状态机的分类状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作，完成特定操作的控制中心。状态机可

  3. 所属分类：其它

    • 发布日期：2021-02-21
    • 文件大小：264kb
    • 提供者：weixin_38584043

  1. 用VHDL设计有限状态机的方法

  2. 火龙果软件工程技术中心  摘要：以离心机定时顺序控制器的设计为例，阐述了用VHDL设计有限状态机的方法，讨论了如何消除状态机输出信号的“毛刺”。关键词：VHDL状态机EDA离心机毛刺   现代数字系统的设计一般都采用自顶向下的模块化设计方法。即从整个系统的功能出发，将系统分割成若干功能模块。在自顶向下划分的过程中，最重要垢是将系统或子系统按计算机组成结构那样划分成控制器和若干个受控制的功能模块。受控部分通常是设计者们所熟悉的各种功能的电路，设计较为容易。主要任务是设计控制器，而其控制功能可以用限

  3. 所属分类：其它

    • 发布日期：2021-02-04
    • 文件大小：184kb
    • 提供者：weixin_38519619

  1. 有限状态机的VHDL优化设计

  2. 1．引言当前以硬件描述语言为工具、逻辑器件为载体的系统设计越来越广泛。在设计中，状态机是最典型、应用最广泛的电路模块，其在运行速度的高效、执行时间的确定性和高可靠性方面都显现出强大的优势。状态机及其设计技术水平决定了系统设计的优劣[1]。如何设计一个最优化的状态机是我们必须面对的问题。本文将详细讨论状态机编写的各个步骤对优化状态机所起到的作用。2．状态机的分类状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作，完成特定操作的控制中心。状态机可

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：264kb
    • 提供者：weixin_38567873

  1. 基于VHDL的MTM总线主模块有限状态机设计

  2. 为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用“单进程”式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：465kb
    • 提供者：weixin_38694343

  1. 基于VHDL的MTM总线主模块有限状态机设计

  2. 摘要：为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。 　　MTM总线（Module Testing and Maintenance bus,MTMbus）是一种同步、串行、用于系统级的背

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：382kb
    • 提供者：weixin_38662089
« 12 3 4 »