注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 通信与电子系统实验指导书

  2. 前言 2 第一章 Quartus II 的使用 3 1.1 工程建立 3 1.2 原理图的输入 6 1.3 文本编辑 （VHDL） 16 1.4 波形仿真 17 第二章 实验操作 21 实验一 彩灯实验 21 实验二 频率计 27 实验三 步进电机转速/方向控制实验 36 实验四 D/A实验 44 实验五 A/D实验 53 实验六 LED点阵实验 60 实验七 密码锁设计 65 实验八 RS-232串口通信设计 76 第三章Simulink建模的手动设计流程实验 78 3.1 建立设计模型 7

  3. 所属分类：嵌入式

    • 发布日期：2009-08-01
    • 文件大小：2097152
    • 提供者：yang2316

  1. 用状态机将并行数据转换为串行发送(VHDL)

  2. 这是我写的一段串并转换的程序。首先通过8位数据总线将数据放到6个发送寄存器中。在设置启动位后数据串行输出。输出的是正负脉冲，即高电平通过一个外部管脚输出，低点平通过另外一个管脚输出。再配合相应的外部电路，就可以输出正负极性的脉冲了。还附有原理图，很超值的！！！

  3. 所属分类：专业指导

    • 发布日期：2010-06-08
    • 文件大小：7168
    • 提供者：forget19

  1. 中国移动公司笔试面试资料

  2. 1.cpu和内存信号时序（使能，时钟，读写，地址，数据），考虑建立时间保持时间，传输延时 2.高速信号的完整性?如何实现端接，解耦怎样处理？ 3.一个芯片输入管脚图，分析计算和一个TTL电平连接的电阻阻值范围 4.复位信号的处理方法,写出你在设计中如何防止复位信号中的抖动? 5.有一个同步帧信号周期为5ms,长度为1us,现在有一个5ns的干扰信号,给定一个EPLD时钟32Mhz,设计一个抗干扰模块. 6.DSP与外设的读写问题,现在给定两个SDRAM和一个DPRAM,要求画出时钟树,写出设计

  3. 所属分类：C

    • 发布日期：2010-11-16
    • 文件大小：549888
    • 提供者：l383512287

  1. 高级 FPGA 教学实验平台实验指导书－逻辑设计

  2. 第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3 1. 概述 .................................................................. 3 2. QUATUSII 设计过程 ..................................................... 5 2.1. 建立工程 ......................

  3. 所属分类：硬件开发

    • 发布日期：2011-11-12
    • 文件大小：1048576
    • 提供者：nnectar

  1. 简单CPU设计

  2. 简单CPU设计，包含有一个RAM组件，代码有详细注释以及说明。可实现寄存器运算、立即寻址、直接寻址、间接寻址、寄存器直接寻址、寄存器相对寻址以及对RAM读写等操作，内含波形图以及绑定好的管脚图。用户可根据自己的实验器材重新绑定管脚。

  3. 所属分类：嵌入式

    • 发布日期：2018-09-07
    • 文件大小：9437184
    • 提供者：weixin_41994174

  1. 数字系统实验-电子钟.docx

  2. 使用Quartus II开发、基于VHDL语言实现的电子时钟，在睿智四代AX4010板子上进行验证。实现的功能有：时分秒显示、重置、按键消抖、整点报时。 补充说明： 1.代码可能还不完善，供参考学习使用。 2.顶层连线图中部分连线是采用了“隔空连线”的方法，就是右键管脚直接绑定，这样可以使顶层图连线尽可能少，以减少线的交叉。所以需要读懂每个接口的输入输出。

  3. 所属分类：专业指导

    • 发布日期：2020-01-11
    • 文件大小：517120
    • 提供者：weixin_42455135

  1. vhdl管脚图

  2. 关于vhdl的一段管脚图，主要是多位数乘法（8位）。芯片是235

  3. 所属分类：系统集成

    • 发布日期：2013-08-26
    • 文件大小：147456
    • 提供者：u011822426

  1. 专用集成电路实验指导书

  2. 了解Xilinx ISE 6.2软件的功能。 掌握Xilinx ISE 6.2的VHDL输入方法。 掌握Xilinx ISE 6.2的原理图文件输入和元件库的调用方法。 掌握Xilinx ISE 6.2软件元件的生成方法和调用方法。 掌握Xilinx ISE 6.2编译、功能仿真和时序仿真。 掌握Xilinx ISE 6.2原理图设计、管脚分配、综合与实现、数据流下载方法。 了解所编电路器件资源的消耗情况。

  3. 所属分类：嵌入式

  1. 基于cyclone II开发板的密码锁设计

  2. 基于cyclone II开发板的密码锁设计，使用VHDL语言编写的，里面包含所有的工程文件，原理图、源码、管脚约束文件等。在cyclone II的管脚都已经配置好了，直接下载即可使用，占用资源少，其他板卡的外设资源一般都可以满足。。

  3. 所属分类：嵌入式

    • 发布日期：2020-10-10
    • 文件大小：847872
    • 提供者：weixin_42077793