注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/CPLD数字电路设计经验分享

  2. FPGA/CPLD数字电路设计经验分享 1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 1.2 FPGA中的竞争和冒险现象 1.3 清除和置位信号 1.4 触发器和所存器： 2 FPGA/CPLD中的一些设计方法 2.1 FPGA设计中的同步设计 2.2 FPGA设计中的延时电路的产生： 2.3 如何提高系统的运行速度 2.5 寄存异步输入信号 2.6 FPGA/CPLD中的时钟设计

  3. 所属分类：硬件开发

    • 发布日期：2009-05-09
    • 文件大小：1048576
    • 提供者：olishuai

  1. 华为同步电路设计规范华为同步电路设计规范华为同步电路设计规范

  2. 华为同步电路设计规范 华为同步电路设计规范 华为同步电路设计规范 华为同步电路设计规范 华为同步电路设计规范

  3. 所属分类：专业指导

    • 发布日期：2009-05-19
    • 文件大小：385024
    • 提供者：anycom1

  1. 学生毕业论文基于_EDA技术的数字通信系统同步电路设计

  2. 基于_EDA技术的数字通信系统同步电路设计论文

  3. 所属分类：专业指导

    • 发布日期：2009-05-25
    • 文件大小：45056
    • 提供者：jiangjian9999

  1. 华为_模拟电路设计（上下合集）

  2. 我准备安排一个华为资源大集合 依次包括 华为_模拟电路设计（上下合集） 华为_同步电路设计规范 华为排错专家教程 华为_H.248协议介绍 华为_PCB的EMC设计指南 华为_SDH光传输技术 华为_大规模逻辑设计指导书 华为_静态时序分析与逻辑设计 华为_软件编程规范 华为_时间管理培训 华为_硬件工程师手册 走出华为

  3. 所属分类：专业指导

    • 发布日期：2009-07-14
    • 文件大小：2097152
    • 提供者：skye_ld

  1. 华为_同步电路设计规范

  2. 我准备安排一个华为资源大集合 依次包括 华为_模拟电路设计（上下合集） 华为_同步电路设计规范 华为排错专家教程 华为_H.248协议介绍 华为_PCB的EMC设计指南 华为_SDH光传输技术 华为_大规模逻辑设计指导书 华为_静态时序分析与逻辑设计 华为_软件编程规范 华为_时间管理培训 华为_硬件工程师手册 走出华为

  3. 所属分类：专业指导

    • 发布日期：2009-07-14
    • 文件大小：338944
    • 提供者：skye_ld

  1. 同步电路设计规则和方法.pdf.rar

  2. 同步电路设计规则和方法.pdf.rar 同步电路设计规则和方法.pdf.rar 同步电路设计规则和方法.pdf.rar 同步电路设计规则和方法.pdf.rar 同步电路设计规则和方法.pdf.rar

  3. 所属分类：专业指导

    • 发布日期：2009-09-06
    • 文件大小：331776
    • 提供者：chalvisjaly

  1. 华为同步电路设计规范.pdf

  2. 华为内部培训资料，说得很详细，对数字电路设计很有帮助。

  3. 所属分类：专业指导

    • 发布日期：2010-03-27
    • 文件大小：384000
    • 提供者：xiaoming22008

  1. 华为同步电路设计规范

  2. 华为公司的内部资料，关于Verilog的同步电路设计技术以及规则

  3. 所属分类：专业指导

    • 发布日期：2010-04-05
    • 文件大小：332800
    • 提供者：ymm0324

  1. 华为同步电路设计规范

  2. 为了增加可编程逻辑器件电路工作的稳定性，一定要加强可编程逻辑器件设计的规范要求，要尽量 采用同步电路设计。对于设计中的异步电路，要给出不能转换为同步设计的原因，并对该部分异步电路 的工作可靠性(如时钟等信号上是否有毛刺，建立-保持时间是否满足要求等）作出分析判断，提供分析 报告

  3. 所属分类：硬件开发

    • 发布日期：2010-09-25
    • 文件大小：447488
    • 提供者：openmp_hn

  1. 采用同步电路设计 ALTERA 的MAXII

  2. max ii 系列的同步电路设计教学PPT资料

  3. 所属分类：硬件开发

    • 发布日期：2011-05-09
    • 文件大小：304128
    • 提供者：Anoldog

  1. 同步电路设计中CIOCK SKEW 的分析

  2. 同步电路设计中CIOCK SKEW 的分析 对CLOCK SKEW 的优化方法

  3. 所属分类：嵌入式

    • 发布日期：2011-09-15
    • 文件大小：180224
    • 提供者：okokokzjx

  1. 华为_同步电路设计规范

  2. 华为培训资料之同步电路设计规范，经典的教程。

  3. 所属分类：专业指导

    • 发布日期：2008-12-03
    • 文件大小：337920
    • 提供者：tkforce

  1. PLD设计技巧——采用同步电路设计

  2. 官方资料： PLD设计技巧——采用同步电路设计.

  3. 所属分类：专业指导

    • 发布日期：2009-01-06
    • 文件大小：304128
    • 提供者：toyouhi

  1. 华为同步电路设计规范

  2. 华为同步电路设计规范，详细介绍了华为FPGA设计流程指南

  3. 所属分类：硬件开发

    • 发布日期：2009-04-19
    • 文件大小：505856
    • 提供者：string19820108

  1. 同步电路设计中CLOCK SKEW的分析.doc

  2. 本文比较了在同步电路设计中0clock shew和非0clock shew时钟分布对电路性能的影响，分析了通过调整时钟树中CLOCK SKEW来改善电路性能的方法，从而说明非0clock shew时钟分布是如何提高同步电路运行的最大时钟频率的。

  3. 所属分类：硬件开发

    • 发布日期：2020-04-18
    • 文件大小：184320
    • 提供者：csdn_txy

  1. 华为同步电路设计规范

  2. 华为同步电路设计规范 华为同步电路设计规 华为同步电路设计规范范

  3. 所属分类：其它

    • 发布日期：2012-12-09
    • 文件大小：331776
    • 提供者：coolfootball

  1. 基于USB3.0的多相位帧同步电路设计

  2. USB3.0帧同步电路设计的关键在于高速率下串行数据流的帧定位与数据对齐，需同时兼顾高效率和低功耗。使用Verilog HDL描述语言设计了一种基于多相位和并行检测技术的帧同步电路，重点对并行检测电路进行分析和优化。该电路在ISE中编译和仿真，结合数据进行分析，并将仿真结果进行比较验证，证明该电路能满足帧同步的速率和时序要求。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：95232
    • 提供者：weixin_38576045

  1. 多时钟系统下跨时钟域同步电路的设计

  2. 针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题，分析了以往的优化方法的优缺点，然后从电路的角度出发，提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单，可靠性高，通过仿真实验和实测实验验证，能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发，且很好地解决了亚稳态等问题。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：474112
    • 提供者：weixin_38577922

  1. 基于USB3.0的多相位帧同步电路设计

  2. USB3.0帧同步电路设计的关键在于高速率下串行数据流的帧定位与数据对齐，需同时兼顾高效率和低功耗。使用Verilog HDL描述语言设计了一种基于多相位和并行检测技术的帧同步电路，重点对并行检测电路进行分析和优化。该电路在ISE中编译和仿真，结合数据进行分析，并将仿真结果进行比较验证，证明该电路能满足帧同步的速率和时序要求。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：387072
    • 提供者：weixin_38652147

  1. 同步电路设计中CLOCK+SKEW的分析

  2. 同步电路设计中CLOCK+SKEW的分析

  3. 所属分类：硬件开发

    • 发布日期：2021-01-19
    • 文件大小：92160
    • 提供者：u011041096
« 12 3 4 5 6 7 8 9 10 ... 50 »