注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ARM处理器核 VHDL代码

  2. ARM处理器核 VHDL代码 比较使用的

  3. 所属分类：硬件开发

    • 发布日期：2009-04-29
    • 文件大小：71680
    • 提供者：hailong20082

  1. 一种可用在基于平台SOC设计中的处理器核OR1200

  2. 一种可用在基于平台SOC设计中的处理器核OR1200 介绍了片上系统 soc 的概念以及基于平台的 soc 设计方法 分析了一种可适用于基于平台 soc 设计方法的32 位-risc 处理器 ,or1200 的内核!

  3. 所属分类：专业指导

    • 发布日期：2009-05-25
    • 文件大小：388096
    • 提供者：feisixiao

  1. ARM处理器核当前有6 个系列产品ARM7, ARM9, ARM9E, ARM10E,SecurCore 以及最新的ARM11 系列进一步的产品

  2. ARM处理器核当前有6 个系列产品ARM7, ARM9, ARM9E, ARM10E,SecurCore 以及最新的ARM11 系列进一步的产品来自我们的合作伙伴例如Intel XScale 微体系结构和StrongARM 产品

  3. 所属分类：硬件开发

  1. PowerPC E300处理器核详细介绍

  2. PowerPc E300内核是由原始MPC603e PowerPC微处理器派生设计出来的，该文主要介绍e300内核的详细信息，提供其主要功能单元的结构图，并介绍其各单元的交互。它是一个精简指令集RISC处理器，实现了PowerPC系统结构的32位部分，定义了32位有效地址，8、16和32位整型数据类以及32、64位浮点数据类。 E300核是一个超标量处理器，它每个时钟可发出和撤回3条指令，指令可不按程序顺序执行以提高性能。它集成了5个执行单元：整数单元IU、浮点数单元FPU、转移处理单元(BP

  3. 所属分类：嵌入式

    • 发布日期：2011-08-14
    • 文件大小：14680064
    • 提供者：JuanA1

  1. 龙芯 3A 处理器用户手册(上册)

  2. 本手册分为两部分 第一部分(第 1 章~第 10 章) 介绍龙芯 3A 多核处理器架构与寄存器描述,对芯片系统架构、主要模块的功能与配置、寄存器列表及位域进行详细说明; 第二部分(第 11 章~第 16 章) 是系统软件编程指南, BIOS 和操作系统开发过程中的常见问题进行专题介绍。 关于龙芯 3A 多核芯片所集成的 GS464 高性能处理器核的相关资料,请参阅《龙芯 GS464 处理器核用户手册》。

  3. 所属分类：Linux

    • 发布日期：2012-02-18
    • 文件大小：2097152
    • 提供者：mxcai2005

  1. 龙芯 3A 处理器用户手册(下册)

  2. 本手册分为两部分,第一部分介绍龙芯 3A 多核处理器架构,主要包括系统和主要模块的功 能与配置使用;第二部分从系统软件开发者角度详细介绍龙芯 3A 所采用的 GS464 高性能 处理器核。

  3. 所属分类：Linux

    • 发布日期：2012-02-18
    • 文件大小：1048576
    • 提供者：mxcai2005

  1. 多核处理器核间高速通讯架构的研究

  2. 多核处理器核间高速通讯架构的研究

  3. 所属分类：嵌入式

    • 发布日期：2017-07-09
    • 文件大小：1048576
    • 提供者：qdlysports

  1. 多核处理器核间通信技术研究

  2. 多核处理器核间通信技术研究

  3. 所属分类：嵌入式

    • 发布日期：2017-07-09
    • 文件大小：16777216
    • 提供者：qdlysports

  1. 温度约束多核处理器最大吞吐量分析

  2. 随着多核处理器功耗密度的不断增大，温度约束条件下的性能分析已经成为多核处理器早期设计优化的重要组成部分，但现有研究成果并没有考虑任务差异性对处理器性能的影响。针对采用动态频率电压调节作为温度管理技术的多核处理器，为了提高温度约束条件下稳态吞吐量的分析准确性，考虑任务之间的差异性，提出一种新的最大吞吐量分析方法。将任务特征引入性能分析模型，论证了当多核处理器吞吐量达到最大值时各处理器核上任务特征之间的关系，将最大稳态吞吐量分析归结为线性规划问题。仿真实验结果表明，所提方法具有较好的分析准确性，任

  3. 所属分类：教育

    • 发布日期：2018-04-20
    • 文件大小：3145728
    • 提供者：weixin_42030457

  1. 可重定义RISC-V处理器核f32c.zip

  2. f32c是可重定向的，标量的，流水线的32位处理器核，其可以执行RISC-V或MIPS指令集的子集。它在参数化VHDL中实现，其允许具有不同面积/速度权衡的合成，并且包括分支预测器，异常处理控制块和可选的直接映射高速缓存。 RTL代码还包括诸如多端口SDRAM和SRAM控制器，具有复合（PAL），HDMI，DVI和VGA输出的视频帧缓冲器，具有用于精灵和窗口的简单2D加速，浮点向量处理器，SPI，UART，PCM音频，GPIO，PWM输出和定时器，以及为各种制造商的众多流行FPGA开发板定制的

  3. 所属分类：其它

    • 发布日期：2019-07-18
    • 文件大小：4194304
    • 提供者：weixin_39840387

  1. 创龙带您解密TI、Xilinx异构多核SoC处理器核间通讯-20200327.pdf

  2. 1什么是异构多核SoC处理器 顾名思义，单颗芯片内集成多个不同架构处理单元核心的SoC处理器，我们称之为异构多核SoC处理器，比如： TI的OMAP-L138（DSP C674x + ARM9）、AM5708（DSP C66x + ARM Cortex-A15）SoC处理器等； Xilinx的ZYNQ（ARM Cortex-A9 + Artix-7/Kintex-7可编程逻辑架构）SoC处理器等。

  3. 所属分类：嵌入式

    • 发布日期：2020-03-27
    • 文件大小：2097152
    • 提供者：Tronlong_

  1. 硬件信号量在多核处理器核间通信中的应用

  2. 本文以多核DSP芯片TMS320C6678为例，描述了硬件信号量的工作原理和方法以及模块的结构和配置，并给出两个核之间通信的实例。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：81920
    • 提供者：weixin_38686080

  1. RISC 指令集众核处理器功能验证与实现（二）

  2. 本节主要讲述Godson-T 众核处理器的验证策略和实现.对于该款众核处理器的验证工作，采用让处理器核主动地执行程序验证平台被动地调试适应处理器核的“被动式”思想，通过让小核与模拟器协同一起执行同样的测试程序的“软硬件协同验证”策略，最终达到所有测试程序的每条指令都比对通过的验证结果.

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：365568
    • 提供者：weixin_38499706

  1. 多核处理器构架的高速JPEG解码算法

  2. 实现基于多核处理器构架的JPEG解码算法；通过将JPEG算法并行化，在多个处理器核上并行处理，并针对多核处理嚣构架进行内存读取等方面的优化，可极大地提高JPEG解码算法的解码速度。实测表明，在4核集成的多核处理器上，JPEG图像的平均解码周期为单核处理器上的28％左右。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：492544
    • 提供者：weixin_38721652

  1. 基于异构多核运动控制器的高速接口设计

  2. 随着制造领域对嵌入式运动控制系统应用范围的扩大，基于异构多核的嵌入式控制器必为重要发展方向之一。首先说明异构多核控制器取得成效，以及现有控制器在数据通信接口方面存在缺陷。本设计运动控制器以异构处理器——OMAPL138+FPGA为核心，OMAPL138内部集成ARM9和DSP C6748处理器核。ARM9内嵌Liunx操作系统，以增强控制器多任务协调能力；DSP不运行操作系统，可保证运算实时性。重点阐述ARM与DSP、DSP与FPGA以及控制器与PC之间通信的高速接口设计和固件设计。通过实验表明

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：363520
    • 提供者：weixin_38689922

  1. 可重构阵列处理器中分布式Cache设计

  2. 随着片上集成的处理器核数日益增多，可重构阵列处理器中的“存储墙”问题日益加剧，而传统采用多级共享Cache硬件设计复杂度高，并行访问度有限，难以满足可重构阵列处理器的访存需求。设计了一种本地优先、全局共享的“物理分布、逻辑统一”分布式Cache结构，该结构硬件开销小，并行访问性高。通过Xilinx公司的Virtex-6系列xc6vlx550T开发板对设计进行测试，实验结果表明,该结构相比于同类结构，平均延迟减少最高达30%，硬件开销仅为Cache容量的5%，最高可提供10.512 GB/s的访存

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：516096
    • 提供者：weixin_38686542

  1. ACTEL特为低功耗的IGLOO系列FPGA优化ARM Cortex-M1处理器核

  2. Actel公司宣布特为其IGLOO系列现场可编程门阵列 (FPGA) 而优化ARM  Cortex-M1处理器核，成功协助系统设计人员大大延长其手持及便携式设计的电池寿命。业界最低功耗FPGA系列与专为FPGA应用而设计并广泛流行的工业标准32位ARM处理器相结合，为设计人员提供了理想的低功耗集成平台，可迅速开发便携式产品。而且，作为唯一一家向客户免费提供业界标准处理器核的FPGA供应商，Actel还可让设计人员充分利用ARM架构现成的庞大软件和设计工具资源，从而提高成本效益、缩短开发周期及降低

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：76800
    • 提供者：weixin_38649356

  1. 电子测量中的基于SOC中处理器核的串扰故障激励检测

  2. 摘要：有效地给出了一种新的基于软件自测试的串扰故障渐进式激励检测模型实现，这种基于软件自测试的检测方案是利用SOC中的处理器核的计算和处理能力来产生激励矢量，对串扰故障进行激励并对测试响应进行分析。为了提高测试速度，还提出了一种对IP核透明化处理的测试结构，该测试结构在增加较少额外硬件开销的前提下，极大地减少了测试时间。同时，这种改进的测试结构也满足串扰故障激励检测的实时、并行的要求。 　　关键词：串扰激励模型；软件自测试；测试结构 　　使用SBST进行故障检测时的系统基本要求 　　典型的

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：165888
    • 提供者：weixin_38723027

  1. 20200604-使用OpenROAD构建 蜂鸟E203处理器核GDS-zhanghongbin.pdf

  2. 20200604-使用OpenROAD构建 蜂鸟E203处理器核GDS-zhanghongbin.pdf

  3. 所属分类：OS

    • 发布日期：2020-12-16
    • 文件大小：1048576
    • 提供者：ppcust

  1. 一种CORDIC协处理器核的设计与实现

  2. 航天导航计算机、数管系统需要进行大量实时数学运算，而目前绝大多数CPU缺乏对三角函数及超越函数的硬件支持。纯软件实现这些基本函数会占用大量的CPU资源。针对这一情况提出了一种基于CORDIC算法的协处理器核。该核可以提供向量旋转、常用三角函数以及exp、sqrt、ln运算，并且其精度可以进行配置。并且该协处理器通过降低与CPU的交互复杂度，提高了其实时性。该IP核可以较容易地集成进航天电子系统常用的FPGA中，具有高运行频率和低资源占用率，可以被广泛地应用于有高计算需求的嵌入式中，具有较高的工程

  3. 所属分类：其它

    • 发布日期：2021-01-28
    • 文件大小：772096
    • 提供者：weixin_38660579
« 12 3 4 5 6 7 8 9 10 ... 50 »