注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基础电子中的电源时钟的调试

  2. 电源时钟的调试包括以下几个方面。 　　（1）系统上电后，检测3．3V和1．5V电压是否正常。如果正常，电源部分可以正常工作。 　　（2）系统上电后，直接测量CLKOUT0和CLKOUT1引脚，查看是否有时钟信号输出，以及时钟信号的频率是否和设置的一样。若CLKOUT信号正确，表明时钟和上电复位电路可以正常工作。 　　（3）连接好仿真器，查看是否能打开仿真软件CCS。如果可以打开CCS，表明JTAG仿真口和芯片启动设置可以正常工作。 　　（4）通过DSP下载程序到DSP中运行，查看运行结果

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：27648
    • 提供者：weixin_38692184

  1. 单片机与DSP中的National Semiconductor接口芯片

  2. National Semiconductor（国家半导体）公司推出的USBN9602/9603/9604也能设计成具有传输多任务或无多任务的并行数据或 Micr。wlre串行数据。 　　USBN9602/9603/9604是一颗与USB规范1.0兼容的集成USB节荩控制器。在这单一的IC中集成了具各3，3 v的USB收发器、媒体存取控制器、USB端点（EP）FIFO、多样的8位并行接口、MICROWIRE/PLUSTM接口 以及时钟产生器。而其中还提供总共7个FIFO缓冲区，给不同的USB信息

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：181248
    • 提供者：weixin_38695727

  1. 单片机与DSP中的单片机NXP接口芯片

  2. 在此类接口芯片中，以NXP公司的接口芯片功能最为完整与多样。就如同餐厅中提供了A餐、B餐与C餐一样，任用户依实际的电路需要来加以挑选与使用。 　　其中的PDIUSBDII具有PC接口，使用了时钟输人、双向数据以及中断输出三种脚位。由于PC总线的最高时钟频率仅有100 kHz，因此只能处理或传输较低的数据速率。另一款PDIUSBDl2则具有多任务的并行总线，数据传输速率高达1 Mbps。以下，再稍微介绍各类型的基本特性。 　　PDIUSBD11——具有串行接口的USB接口设备 　　基本特性：

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：275456
    • 提供者：weixin_38703277

  1. 电子测量中的ADI紧凑型时钟缓冲器适用于高速应用

  2. Analog Devices, Inc.(ADI)，最新推出业界性能最佳的6通道和12通道紧凑型时钟缓冲器 ，适合用于需要低抖动性能的高速应用。与同类竞争性器件相比，ADI 公司的12通道 ADCLK954 LVPECL 和 ADCLK854 LVDS/CMOS 以及6通道 ADCLK946 LVPECL 和 ADCLK846 LVDS 时钟扇出缓冲器 可在单个芯片上提供四倍的时钟通道，以及更佳的抖动和偏斜性能。ADI 公司的 LVPECL(低电压伪发射极耦合逻辑)扇出缓冲器的抖动低至75 fs

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：38912
    • 提供者：weixin_38663443

  1. 电子测量中的一种新颖的内外频标自适应式时钟源的设计

  2. 0 引 言 　　时钟技术在现代科学技术中有着广泛的应用。计量测试系统需要高精度的参考源，通信系统需要高精度的同步时钟作参考，以此来协调全网所有基站的工作。传统时钟源的内外频标切换是用检波器对外频标进行检波，用检波出来的信号去控制晶振的电源通断，从而实现切换。但这种传统的检波方式，只能对频标的有无进检波，无法检出参考的频率，而且要求内外频标的频率相等，因此，存在硬件电路复杂，需要外部控制，成本高等缺点。 　　本文设计的自适应式时钟源的内外频标切换采用软件检测和控制来适应5 MHz，10 MHz

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：256000
    • 提供者：weixin_38706824

  1. 多路可编程PWM芯片设计

  2. 摘要：　系统中的H桥驱动电路采用2路脉宽调制器(PWM)信号驱动一个电机来控制其正，反两个方向的运转，且两路信号必须有一定的时间间隔来避免驱动电流过大损害驱动元件。 　　系统中的H桥驱动电路采用2路脉宽调制器(PWM)信号驱动一个电机来控制其正，反两个方向的运转，且两路信号必须有一定的时间间隔来避免驱动电流过大损害驱动元件。为使其能灵活应用，针对系统要求，PWM控制器应具备以下功能： 　　3路独立PWM输出，每路输出2个驱动信号，周期、占空比、死区时间可编程，对应10MHz系统时钟，周期为1

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：227328
    • 提供者：weixin_38721252

  1. 基础电子中的一款雷达芯片的基于扫描路径法可测性设计

  2. 0 引 言 　　基于扫描路径法的可测性设计技术是可测性设计(DFT)技术的一个重要的方法，这种方法能够从芯片外部设定电路中各个触发器的状态，并通过简单的扫描链的设计，扫描观测触发器是否工作在正常状态，以此来检测电路的正确性。但随着数字电路朝着超大规模的方向发展，设计电路中使用的触发器的数目也日趋庞大，怎样采用合适的可测性设计策略，检测到更多的触发器，成为基于扫描路径法的一个关键问题。 　　本文采用基于扫描路径法的可测性设计技术，对一款约750万门级雷达芯片的实际电路进行可测性设计。在设计中通

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：291840
    • 提供者：weixin_38750406

  1. ADI最新推出业界性能最佳的6通道和12通道紧凑型时钟缓冲器

  2. ADI最新推出业界性能最佳的6通道和12通道紧凑型时钟缓冲器，适合用于需要低抖动性能的高速应用。与同类竞争性器件相比，ADI 公司的12通道 ADCLK954 LVPECL和 ADCLK854 LVDS/CMOS以及6通道 ADCLK946 LVPECL和 ADCLK846 LVDS 时钟扇出缓冲器可在单个芯片上提供四倍的时钟通道，以及更佳的抖动和偏斜性能。ADI 公司的 LVPECL(低电压伪发射极耦合逻辑)扇出缓冲器的抖动低至75 fs(飞秒)，LVDS(低电压差分信令)/CMOS 扇出缓冲

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：51200
    • 提供者：weixin_38539705

  1. 嵌入式系统/ARM技术中的IDT推出新系列嵌入式时钟

  2. 日前，IDT 公司（Integrated Device Technology, Inc.）推出新系列嵌入式时钟产品。这些新器件特别适用于嵌入式应用或无法看到和运行一个实时操作系统的任何计算系统。这类系统包括高端打印机、家用路由器、汽车信息娱乐系统、户外通信设备、工业温度级主板、耐用笔记本电脑等。IDT 嵌入式时钟确保至少 5 年生命周期，最长可达 7 年，大大超过了传统 PC 时钟，为 IDT 客户提供了额外的可靠性。 　　新系列嵌入式时钟支持现在嵌入式应用中使用的各种标准芯片组。ID

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：46080
    • 提供者：weixin_38636671

  1. 基础电子中的高精度、低成本的0.2 ppm TCXO晶振控制芯片设计思路

  2. 晶振作为电子设备的心脏是目前市场上最普遍使用的频率振荡器和时钟器件。各种电子设备中，从最简单的玩具、家电、钟表到复杂的计算机、手机、卫星导航和尖端的通讯、航空设备上都要大量用到晶振，据ABI的研究报告显示，约56和34的时钟器件被用于通讯和信息产业，剩下的用在消费电子等其他应用领域；预计时钟器件的总市场规模在2011年将超过57亿美金，其中通讯类应用将超过32亿美金。 目前，以高精度温补晶振（TCXO）的市场发展最为迅速，例如，采用高精度温补晶振的GPS手机的年增长率就超过30，还有3G 手机，

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：65536
    • 提供者：weixin_38706294

  1. 单片机与DSP中的时钟分配芯片在高速并行数据采集中的应用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：228352
    • 提供者：weixin_38595606

  1. 单片机与DSP中的时钟分配芯片在调整并行数据采集中的作用

  2. 1 经典采样理论 　　模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们，如果是带限的连续信号，且样本取得足够密(采样率ωs≥2ωM)，那么该信号就能唯一地由其样本值来表征，且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示，其时域波形和相应的频谱如图2所示。 　　根据采样定理，如果样本点取得不足(ωs<2ωM，即欠采样)，信号的频谱将发生混叠，如图3所示。所以如果要完整地恢复信号，必须保证足够的采样点。 　　2 多片ADC采样方式 　　单

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：196608
    • 提供者：weixin_38536841

  1. 意法半导体推出工厂校准串行实时时钟

  2. 意法半导体（纽约证券交易所：STM)今天宣布推出世界第一款出厂前校准串行实时时钟（RTC）芯片，因为省略了耗时的校准步骤，采用这些产品的客户能够简化组装测试操作。新产品M41T83和M41T93实时时钟采用内建晶体的封装，提前校准精度大约5ppm，为时钟和日期设备用户带来了新的计时精度。利用一个一次性可编程(OTP)寄存器，ST可以在工厂测试期间微调片上32.768 kHz振荡器的内部负载电容，确保这些产品每月计时精确度在12秒内。 　　除串行接口外，这两个新产品共用相同的标准规范。M41T8

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：80896
    • 提供者：weixin_38526225

  1. 基于AU7845单芯片的无机芯迷你音响方案设计

  2. 随着电脑、网络及数码产品普及，大量的储存卡及U盘使得人们很容易通过互联网获得MP3/WMA格式的歌曲；一种专门播放此类音乐的产品无机芯MP3迷你播放器应运而生，把人们随时随地享受音乐的需求发挥到极致。面向此类无机芯市场应用，山景集成电路公司研发出AU7845系列芯片。该芯片的功能包括：支持U盘和SD/MMC卡, 支持MP3/WMA 双解码；内置RTC模块，支持时钟，闹钟功能，支持RTC模块独立供电；内置4通道 10位ADC；芯片内置64KB OTP ROM及支持外部flash实现固件在线升级；内

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：123904
    • 提供者：weixin_38637918

  1. 嵌入式系统/ARM技术中的嵌入式系统的PCI Express时钟分配

  2. PCI Express （PCIe）是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵。因此，采用点对点连接的星型结构的PCIe时钟分配方案就变得并不理想。本文将讨论如何使用一个多点信号来分配PCIe时钟，而且仍满足PCIe第二代规范严格的抖动要求。 　　PCIe计时 　　PCIe基本规范1.1和2.0为信令速率2.5Gbps和5.0Gbps的时钟分配定义了三个不同模型，见图1、图2和图3。 　　共用时钟架构作为最常使用的方法有很

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：281600
    • 提供者：weixin_38601446

  1. EDA/PLD中的FPGA芯片在高速数据采集缓存系统中的应用

  2. 引言 　　在高速数据采集方面，FPGA有单片机和DSP无法比拟的优势。FPGA的时钟频率高，内部时延小，全部控制逻辑都可由硬件完成，而且速度快，组成形式灵活，并可以集成外围控制、译码和接口电路。更最主要的是，FPGA可以采用IP内核技术，以通过继承、共享或购买所需的知识产权内核提高其开发进度。而利用EDA工具进行设计、综合和验证，则可加速设计过程，降低开发风险，缩短了开发周期，效率高而且更能适应市场。本数据采集系统就是基于FPGA技术设计的多路模拟量、数字量采集与处理系统。FPGA的IO端口多

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：210944
    • 提供者：weixin_38672812

  1. 并行编程提升单芯片多处理性能

  2. 在指定的实现技术下，要将单个处理器性能发挥到极致并不容易。更快的时钟，更深的管线和更大的缓存都会导致占用更大的硅片面积和功耗开销，并有可能使得最后10%的性能增益化为乌有。有些时候没有其它选择，只能靠提高时钟速率，升级电源和冷却子系统。但是将处理任务分配到多个处理器的做法可以最大程度提升整体性能极限，处理器设计也会更简单、更高效。 　　当今的许多嵌入式系统级芯片(SoC)设计已经在使用多个处理器，不过，它们都是以一种特定应用或松散结合的方式实现。直到最近，针对软件友好的多处理SoC设计功能还是

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：144384
    • 提供者：weixin_38648800

  1. 嵌入式系统/ARM技术中的自适应时钟技术在芯片设计与验证中的应用

  2. 0 引言 　　随着半导体工艺的迅速发展，嵌入式处理器和DSP的设计越来越复杂，其开发调试工作也日趋重要，因此处理器平台提供强大的调试系统已成为设计中必不可少的一部分。 　　嵌入式处理器调试系统使用硬件仿真器将调试软件与目标芯片接连起来。仿真器与PC机之间通过标准的计算机通信接口(以太网、USB、串口等)进行通信；仿真器与目标芯片之间通过符合IEEEll49．1标准的JTAG(Joint Test Action Group)信号进行数据传输。随着处理器和仿真器主频的不断提升，传统的JTAG接口

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：485376
    • 提供者：weixin_38518668

  1. ST推出用于手机时钟管理的全新低功耗时钟分配芯片

  2. 意法半导体（ST）推出一系列时钟分配芯片，新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC，用于提高嵌入式应用和手持产品的时钟管理精确度，首次推出的产品共有六款。 　　在手机和M2M（机器对机器）通信设备中，双通道STCD1020、三通道STCD1030和四通道STCD1040可以节省元器件数量和材料成本，降低电路板设计的复杂性。通过把一个主时钟信号分配给多个时钟域，设计人员不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：60416
    • 提供者：weixin_38553648

  1. 通信与网络中的ST推出六款低功耗时钟分配芯片STCD10x0

  2. 意法半导体推出一系列时钟分配芯片，新产品是市场上首批每条通道输出使能可以独立控制的时钟分配IC，用于提高嵌入式应用和手持产品的时钟管理精确度，首次推出的产品共有六款。 　　在手机和M2M（机器对机器）通信设备中，双通道STCD1020、三通道STCD1030和四通道STCD1040可以节省元器件数量和材料成本，降低电路板设计的复杂性。通过把一个主时钟信号分配给多个时钟域，设计人员不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时钟源。随着晶振

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：60416
    • 提供者：weixin_38595356
« 1 2 ... 45 46 47 48 49 50»