文件名称:
verible：Verible是一套SystemVerilog开发人员工具，包括解析器，样式表和格式器-源码
开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2021-02-20
详细说明：真实的
Verible项目的主要任务是为包括开发人员工具在内的各种应用程序解析SystemVerilog（IEEE 1800-2017）（在进行了标准化）。
它源于解析未经预处理的源文件的需要，该文件适用于样式文件和格式设置等单文件应用程序。 这样，它可以适合于解析预处理的源文件，这是真正的编译器和工具链所需要的。
该项目的精神是，没有人应该为自己的应用程序开发SystemVerilog解析器，因为由于语言的语法复杂性，开发符合标准的解析器是一项艰巨的任务。 Verible的解析器也经常针对在不断增长的套件（工具无关）语言一致性测试测试 。
一个较小的（但值得注意的）目标是Verible的与语言无关的组件可用于快速开发其他语言的语言支持工具。
开发人员，欢迎
对于源代码浏览，我们建议使用的完全索引且可搜索的镜像。
如果您想贡献，请查看指南和。
建造
Verible的代码库是用C +
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
