文件名称:
sync_fifo_0：与基于触发器的零延迟读取延迟存储器的同步FIFO接口-源码
开发工具:
文件大小: 5kb
下载次数: 0
上传时间: 2021-02-15
详细说明：sync_fifo_0
与基于触发器的零延迟读取等待时间存储器的同步FIFO接口。 这是用SystemVerilog编写的简单同步FIFO设计。 文件design.sv是顶层设计文件，它使用反引号包括来合并其他设计文件。 同样，testbench.sv文件包括sim所需的其他相关文件。 （反勾号包含结构由所使用的仿真环境决定。）
测试台将随机数据发送到FIFO中，并检查弹出的数据。 可以调整测试台，以强调空的或满的条件，并更改推/弹出信号的随机断言。
请注意，FIFO设计为使用户可以连续断言断言。 仅当同时发出pop和vld信号时，才应由用户采样数据。
您可以在运行仿真并查看波形。
通过将JSON文件内容复制到来查看wavedrom * .json时序图。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
