您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 数字系统设计实验报告
  所属分类: 嵌入式
  开发工具:
  文件大小: 2mb
  下载次数: 0
  上传时间: 2010-05-10
  提 供 者: liyufang********
 详细说明: 1、实验目的 1)学习计数器不同设计方法。 2)学习掌握VHDL中不同输出类型在具体应用时的区别(OUT、INOUT、BUFFER)。 3)学习掌握时序电路仿真方法。 2、实验内容 1)采用VHDL设计方法,设计一个60进制计数器,采用BCD码输出。 2)给出上述设计的仿真结果。 3、实验设备 1)清华同方PⅣ 2.4G\256M60G。 2)ISE 6.2i—Windows软件系统。 4、实验步骤 1)创建工程 2)设计输入 3)语法检查和设计综合①语法检查②编译过程③映射过程 4)创建仿真激励源文件与仿真
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 输入关键字,在本站1000多万海量源码库中尽情搜索: