文件名称:
pysvinst：用于从SystemVerilog文件解析模块定义和实例化的Python库-源码
开发工具:
文件大小: 19kb
下载次数: 0
上传时间: 2021-02-04
详细说明：皮斯文斯特
该Python库检查SystemVerilog文件，以确定定义了哪些模块以及实例化了哪些模块。 后端使用 ，它对SystemVerilog 2017有很好的支持。
目的
Verilog语言包含用于定义配置和库的功能。 但是，开源工具甚至某些商业综合工具都没有很好地支持这些功能。 通过提取在文件中定义和实例化的模块列表，用户可以通过在Verilog外部构建自己的设计层次结构，然后将该文件列表传递回模拟器/综合工具来解决此问题。
安装
可以通过pip安装此软件包：
> pip install svinst
或者，您可以克隆存储库并自己构建软件包。 这需要安装 。
> git c
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
