文件名称:
基于VHDL的99小时定时器设计及实现
开发工具:
文件大小: 343kb
下载次数: 0
上传时间: 2021-01-19
详细说明：0 引言
传统的定时器硬件连接比较复杂，可靠性差，而且计时时间短，难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其长时间设定可长达99小时59分59秒。完全可以满足用户的需要，使用也更为方便。
1 系统原理
本定时器的器件为EP1C6Q240C8芯片。该芯片有选位、置位、启动、复位、倒计时等功能，显示采用2个3位LED数码管，并采用共阴接法，可以动态扫描显示。其系统原理如图1所示。
2 硬件设计
本系统
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
