文件名称:
基于FPGA的SDX总线与Wishbone总线接口设计
开发工具:
文件大小: 618kb
下载次数: 0
上传时间: 2021-01-19
详细说明：摘要 针对机载信息采集系统可靠性、数据管理高效性以及硬件成本的需求，介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbo ne总线接口转化的设计与实现，并通过Modelsim进行功能仿真，在QuartusⅡ软件平台上综合，终在Altera公司的CycloneⅢ系列FPGA上调试。实验证明了设计的可行性。
随着微电子设计技术与工艺的迅速发展，数字集成电路逐步发展到专用集成电路（ASIC），其中超大规模、高速、低功耗的新型FPGA的出现，降低了产品的成本，提高了系统的可靠性。同时，各种电子产品的复杂度和现代化程度的要求也逐步提高，文中针对机载信息采集系统的可靠性、数据管
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
