文件名称:
演示ASIC IP性能与质量需要有FPGA中立的设计流程
开发工具:
文件大小: 931kb
下载次数: 0
上传时间: 2021-01-19
详细说明：设计新系统级芯片（SoC）产品的公司都面临成本和效率压力，以及实现更高投资回报的持续市场压力，从而导致了工程团队缩编、设计工具预算降低以及新产品上市时间规划缩短。这使得设计复杂SoC的公司愈发倾向于为其设计中的大多数模块购买IP核授权，而不是构建自己的内部定制版本。选择合适的IP核是这种开发范式的基本挑战；同时，评估和展示这些内核的方法对购买者和开发人员同样重要。
事实上，市面上的IP核都具有多样化的功能和可选产品。并且，即便用户已经查阅了有关潜在供应商和产品的目录，但在IP质量上也仍然有很大的差别。将真正可靠且胜任的IP与有缺陷、未经过充分测试且缺乏真实性能的IP区分开来的诀窍，是
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
