[其它] 微机原理与接口课程设计：交通信号灯系统

说明：利用8086芯片控制8259可编程中断控制器，实现对外部中断的响应和处理。并利用8253可编程定时/计数器产生方波，同时利用8055可编程并行口芯片实现对交通灯的控制，其中A口进交通信号灯的控制，B口输出交通信号灯的时间（秒数）。 本项目中预定设置红灯和绿灯时间都为9秒，绿灯过后，黄灯时间为3秒。也可以认为设置其他秒数，但是由于只用一个十六进制数显示器，所以最大数只能为0FH。
<mo_chen1025> 上传 | 大小：29kb

[其它] 阻塞延时实现.zip

说明：与我的FreeRTOS的博客配合使用，效果更佳啊。欢迎批评指正，欢迎交流学习。一起进步，一起成长！欢迎下载使用！
<weixin_46021768> 上传 | 大小：202kb

[其它] 中断请求串行判优先电路的设计.rar

说明：程序中断方式的主要特点是：程序切换（程序转移）和随机性。对于小数据量交换的场合，用程序中断方式是很方便和高效的。程序中断方式是指：CPU在执行程序的过程中，如果因出现某种随机事件而收到中断请求，则暂时停止现行程序的执行，转去执行一段中断服务程序，以处理该事件，并在处理完毕后自动恢复程序的执行。 中断请求串行优先电路，即菊花链优先排队电路，是一种优先级管理的简单硬件方案。它为每个设备接口都设置一个简单的逻辑电路，以便根据优先级来传递或截取CPU发出的中断响应信号INTA（低电平有效），以实现响应中
<u012429555> 上传 | 大小：607kb

[其它] 位同步时钟提取电路设计与实现.rar

说明：本文设计的方案可以从异步串行码流中提取位同步时钟信号，设计思想的基本出发点是在外部码流（code_in）的上升沿和本地时钟(clk)上跳沿相比较
<u012429555> 上传 | 大小：709kb

[其它] 316RZI解码器的设计与实现.rar

说明：采用移位寄存器并行输入的形式，将周期为16的高低电平送入寄存器中，唯一寄存器有16个D触发器组成，第一个D触发器接收信号，其余的每个触发器均与前面触发器的Q端相连。 3/16RZI解码器的编码规则为“0”对应的16个电平中第7,8,9位为高电平，其余为低电平。 “1”对应的16个电平均为高电平。我们通过解码，将其转化为“0”对应16个低电平，“1” 对应16个高电平。
<u012429555> 上传 | 大小：539kb

[其它] RZI码编码器设计与实现.rar

说明：RZI码编码器设计与实现以COP2000实验仪和FPGA实验板为硬件平台，采用Xilinx foundation f3.1设计工具和COP2000仿真软件，设计实现3/16RZI码编码器，将输入的的数字序列变成3/16RZI码输出，总电路图有D触发器及其一些逻辑门电路组成，整体有两级的芯片组成，逻辑门电路和触发器等逻辑部件组成的电路将给定的输入数字序列按3/16RZI码输出的电路。3/16RZI码是输入的二进制数为一时全部为高，输入二进制数为零时有3/16为高，其余全部为低。
<u012429555> 上传 | 大小：597kb

[其它] 4PPM码解码器设计与实现.rar

说明：从给定的4PPM码解码规则，提取相对应的二进制数，分别为：1000=>00,0100=>01,0010=>10,0001=>11。通过2个T触发器进行分频，各为二分频和四分频。由输入端A作为选取的控制条件，通过D触发器对分频波进行选择与输出处理，并用传输门分别传送到输出，从而实现4PPM码的解码规则。
<u012429555> 上传 | 大小：308kb

[其它] 4PPM码编码器设计与实现2.rar

说明：所设计的4PPM码是将两位二进制信息，编译成四位二级制信息码。共四组二进制码有00、01、10、11，分别对应编译成1000、0100、0010、0001。同时编译时要求串行输入输出，所以要求对信息设计编码分组，经过计数器的控制将被串行转换后的编码，依次循环输出，四组输入对应四组不同的输出，这就是4PPM编码器的基本设计原理。
<u012429555> 上传 | 大小：216kb

[桌面系统] NewFileTime.rar

说明：在不打开文件的前提下进行文件的时间修改，创建时间的修改，最后修改时间的修改，可帮助我们在不用打开文件的前提下统一文件的最后修改时间
<qq_42855293> 上传 | 大小：158kb

[其它] CMI码编码器设计与实现.rar

说明：CMI又称传号反转码，是一种二电平非归零码。其中“0”码用固定的负、正电平表示，“1”码用交替的正、负电平表示。 CMI码是一种1B2B码（一位信息码，二位码元），即将过来的一位码子用两位码子来表示。当过来“0”码时，编码输出固定的“00”或者“11”码，并且交替出现。
<u012429555> 上传 | 大小：403kb

[其它] 相联存储器的设计与实现.rar

说明：相联存储器既可按地址寻址，又可按内容（通常是某些字段）寻址，又称为按内容寻址的存储器。基本组成如图1.1所示。检索寄存器CR用来存放检索字，其位数与相连存储器的字长相等。屏蔽寄存器MR用来存放屏蔽码，其位数与检索寄存器位数相同，其内容与需要检索的字段有关。比较线路是把检索项和所有存储单元的相应位进行比较，如果比较结果相等，就将符合寄存器RR的相应位置“1”。RR又称为查找结果寄存器，其位数等于相联存储器的字数。如果比较结果第i个字满足要求，则RR的第i位为“1”，其余各位为“0”。代码寄存器用来
<u012429555> 上传 | 大小：896kb

[其它] 加减交替法定点原码一位除法器设计.rar

说明：加减交替法又称不恢复余数法，可以认为是恢复余数法的一种改进算法。当某一次求得的差值（余数Ri）为负时，不恢复它，继续求下一位的商，但用加上除数（+[—Y]补）的办法来取代（-Y）的操作，其他操作依然不变。即： （1）当余数为正时，商上“1”，求下一位商的办法是余数左移一位，再减去除数； （2）当余数为负数时，商上“0”，求下一位商的办法是余数左移一位，再加上除数。 （3）这种方法不用恢复余数，但若最后一次上商 为“0”，而又需要得到正确的余数，则在这最后一次仍需恢复余数。
<u012429555> 上传 | 大小：705kb