[电信] MSP430G2 LaunchPad入门

说明：MSP430G2 LaunchPad入门系列，是电赛培训的资料之一。 文件列表： │ 第1章-MSP430简介及CCS开发环境.pdf │ 第3章-MSP430G2时钟系统.pdf │ 第4章-MSP430中断.pdf │ 第5章-定时器.pdf │ 第6章-模数转换器.pdf │ 第7章-串行通信.pdf │ └─第2章-GPIO Lab2.zip 第2章-GPIO.pdf
<weixin_43870101> 上传 | 大小：7mb

[电信] MSP430x2xx 系列用户指南（中文版）.pdf

说明：MSP430x2xx 系列用户指南，中文版。 目录如下： 1 简介 2 系统复位、中断、和运行模式 3 CPU 4 CPUX 5 基本时钟模块+ 6 DMA 控制器 7 闪存存储器控制器 8 数字 I/O 9 电源电压监控器 (SVS) 10 安全装置定时器+ (WDT+) 11 硬件乘法器 12 定时器_A 13 定时器_B 14 通用串行接口 (USI) 15 通用串行通信接口，UART 模式 16 通用串行通信接口，SPI 模式。 17 通用串行通信接口，I2C 模式 18 USART
<weixin_43870101> 上传 | 大小：4mb

[电信] MT6735_MT6328_MT6169_MT6625L_EMMC_LPDDR2_CMCC_3M_PHASE-2_REF_SCH_V0.4.pdf

说明：联发科MT6735_MT6328_MT6169_MT6625公版设计原理图
<st00ccl> 上传 | 大小：1mb

[电信] MSP430x2xx 系列用户指南（英文版）

说明：MSP430x2xx 系列用户指南，英文版。 目录如下： 1 Introduction 2 System Resets, Interrupts, and Operating Modes 3 CPU 4 CPUX 5 Basic Clock Module+ 6 DMA Controller 7 Flash Memory Controller 8 Digital I/O 9 Supply Voltage Supervisor (SVS) 10 Watchdog Timer+ (WDT+) 11 H
<weixin_43870101> 上传 | 大小：4mb

[电信] 1364.1-2002 - IEEE Verilog 寄存器传输级综合标准

说明：1364.1-2002 - IEEE Standard for Verilog Register Transfer Level Synthesis (Inactive - Withdrawn) IEEE标准1364.1-2002，适用于Verilog的寄存器传输级（Register Transfer Level）综合标准。目前该标准的状态是Inactive、Withdraw。
<weixin_43870101> 上传 | 大小：564kb

[电信] 1364-1995 - IEEE Verilog HDL 语言标准

说明：1364-1995 - IEEE Standard Hardware Descr iption Language Based on the Verilog(R) Hardware Descr iption Language (Superseded) IEEE标准1364-1995，是1995年发布的Verilog HDL语言标准。目前该标准的状态是Superseded，已被IEEE 1364-2001取代。
<weixin_43870101> 上传 | 大小：3mb

[电信] 1364-2001 - IEEE Verilog HDL 语言标准

说明：1364-2001 - IEEE Standard Verilog Hardware Descr iption Language (Superseded) IEEE标准1364-2001，是2001年发布的Verilog HDL语言标准。目前该标准的状态是Superseded，已被IEEE 1364-2005取代。
<weixin_43870101> 上传 | 大小：3mb

[电信] 1364-2005 - IEEE Verilog HDL 语言标准

说明：1364-2005 - IEEE Standard for Verilog Hardware Descr iption Language (Superseded) IEEE标准1364-2005，是2005年发布的Verilog HDL语言标准。目前该标准的状态是Superseded。
<weixin_43870101> 上传 | 大小：6mb

[电信] d12372339.zip 实验室得到一个pe文件的样本，具有elan的特点

说明：d12372339.zip 实验室得到一个pe文件的样本，具有elan的特点
<hujiasuta> 上传 | 大小：7mb

[电信] 1800-2009 - IEEE SystemVerilog 语言标准

说明：1800-2009 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language (Active) IEEE标准1800-2009，是2009年发布的SystemVerilog语言标准。目前该标准的状态是Active。 This standard represents a merger of two previous standards: IEEE St
<weixin_43870101> 上传 | 大小：11mb

[电信] SV std-2012-revised and DPI.rar

说明：System Verilog的2012修订标准以及SV与C/C++的DPI程序接口材料：SystemVerilog introduces a new foreign language interface called the Direct Programming Interface (DPI). The DPI provides a very simple, straightforward, and efficient way to connect SystemVerilog and forei
<qhx19870506> 上传 | 大小：62mb

[电信] 一维条码识别的matlab代码

说明：基于MATLAB的一维码识别系统使用的时候，要先设置好视频参数（在程序界面右边），分辨率要求不小于640x480， 设置好参数后最后才可以按下start按键。 这里还要提一点，摄像头的图像格式不一定是rgb，但程序要求处理图像的格式为rgb， 这时就需要格式转换。 本程序我默认摄像头图像格式ycbcr，然后用ycbcr2rgb（）函数把图像转换为rgb格式。 如果你的摄像头图像格式不是ycbcr那么处理就可能会出错或得不到结果。 如果想让程序停止运行点击stop或exit按键，这时matla
<weixin_38751338> 上传 | 大小：16kb