[电信] Verilog HDL 入门实例（含 ADC、FIFO、ADDER、MULTIPLIER等）

说明：Verilog HDL 入门实例（含 ADC、FIFO、ADDER、MULTIPLIER等） (many very useful Verilog examples : ADC, FIFO, ADDER, MULTIPLIER etc.)
<weixin_43870101> 上传 | 大小：187kb

[电信] 用 Verilog HDL 写的 SDRAM core 源程序（已通过测试）

说明：用 Verilog HDL 写的 SDRAM core 源程序（已通过测试） SDRAM core source program written in Verilog HDL (tested)
<weixin_43870101> 上传 | 大小：28kb

[电信] 基于 FPGA 的 I2C 总线模拟，采用 Verilog HDL 语言编写

说明：基于FPGA的I2C总线模拟，采用Verilog HDL语言编写 (FPGA-based I2C bus simulation, using Verilog HDL.)
<weixin_43870101> 上传 | 大小：241kb

[电信] 华为SVNClientPC客户端软件.rar

说明：华为SVNClientPC客户端软件.rar
<ZR__MaNong> 上传 | 大小：3mb

[电信] PWM 的占空比和死区时间可调的 Verilog HDL 程序设计和测试

说明：PWM的占空比和死区时间可调的Verilog HDL程序设计和测试 (duty cycle of pwm and adjustable dead time of the Verilog HDL design and testing procedures)
<weixin_43870101> 上传 | 大小：1kb

[电信] Feige_for_64_Linux.tar.gz

说明：Feige_for_64_Linux.tar.gz 可 执行文件 su ./Feige_for_64_Linux.tar.gzFeige_for_64_Linux.tar.gz
<weixin_44016908> 上传 | 大小：9mb

[电信] PLL_SOGI_2010ra4.mdl

说明：本资源为二阶广义积分器锁相环（SOGI-PLL），此代码可以通过信号的正交性来得到估计的信号幅值，估计的信号，估计的信号频率以及相位等信息，同时可以挂接多个SOGI模块来得到各次谐波的信息。
<ldw126> 上传 | 大小：61kb

[电信] JSON格式化工具HiJson.zip

说明：HiJson v2.1.2是一款Json格式化工具，用于格式化JSON，节点查找及文本查找，以树的形式展示，方便json字符串查看，支持各种常用操作，支持多标签。
<lingquan0809> 上传 | 大小：2mb

[电信] 海能达对讲机写频软件

说明：海能达对讲机写频软件PD 欢迎大家使用
<weixin_43496373> 上传 | 大小：197mb

[电信] CRC-NB_iot-Tool.rar

说明：天翼NBIOT CRC工具 请勾上算法逆序 选择CRC16-CCITT 初始值0000 异或值0000 多项式1021 16进制处理 例如 转换数据 ff fe 01 13 00 00 00 11 00 56 30 2e 31 00 00 00 00 00 00 00 00 00 00 00 00 结果 8DEB
<hongsuogui> 上传 | 大小：377kb

[电信] GUI实现BP神经网络.zip

说明：通过GUI实现BP神经网络的设计，要求输入信号分别为随机噪声、正玄信号、方波信号，网络层数包含输入层、隐含层、输出层，训练方法有BP算法、带动量项的BP算法、Davidon最小二乘法、阻尼最小二乘法，并需要输出曲线和误差曲线。
<qq_17320163> 上传 | 大小：43kb

[电信] QTSerialPort.zip

说明：基于QT的串口助手的开发，采用CserialPort开源串口类！简单实用，本人在项目中经常使用，且这个类的开发者itas109大佬也一直在维护这个串口类!
<weixin_44533976> 上传 | 大小：197kb