您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 基于RTL级实现的ADPCM编解码器
  所属分类: 其它
  开发工具:
  文件大小: 3mb
  下载次数: 0
  上传时间: 2010-10-31
  提 供 者: zghn*****
 详细说明: 本课题是在Intel 1992年用软体实现的一种ADPCM算法的基础上,以硬 件方式来实现语音数据的编码和解码。当采用16KHz的采样频率,采样数据 为16位PCM时,数据传输速率为256kbps,当被压缩为4位ADPCM格式 数据后,数据传输速率减少到64kbps;采用8KHz的采样频率时,数据传输 速率为32kbps。因此数据传输所需要的信道带宽也相应减少。此处理器只适 用于16位线性PCM格式的数据输入,内含一个编码器和一个解码器,可以 同时进行一个信道编码和一个信道解码,而且当不需要进行压缩编码时可以通 过一个旁路电路直接输出16位PCM数据;主时钟与PCM数据端时钟或 ADPCM数据端时钟可以是异步的,不同的时钟控制范围内的数据同步或交换 是通过一个深度为8的FIFO来实现的;接口模型是以UART最基本的方式来 交互数据的。在主时钟为16.7MHz,PCM数据端与ADPCM数据端时钟均为 2.38MHz时,模拟结果表明从PCM的起始位输入UART接收器到ADPCM 终止位输出UART发送器的最大延迟为14.3 fls,从ADPCM的起始位输入 UART的接收器到PCM终止位输出UART发送器的最大延迟为14.7/is,设 计时尽可能的使编码与 解码的时间相差不多,从结果看出基本达到这个要求。 在进行逻辑综合时首先对逻辑综合的原理作了一定的了解,然后利用TSMC 的O.25pro的工艺库,工作电压为2.25V,工作温度最高可达到125摄氏度的 最坏情况下,进行逻辑综合时引入了wireload库以便有效的模拟连线所引起 的延迟及功耗,采用与模拟时相同的时钟,关键路径为15.3ns,芯片面积为 0.395mm2。 ...展开收缩
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 输入关键字,在本站1000多万海量源码库中尽情搜索: