© 1999-2048 dssz.net 粤ICP备11031372号
[专业指导] 硬件综合设计报告_and_源码_2017218007文华.7z
说明:合肥工业大学宣城校区2020年《系统硬件综合设计》的报告与项目源代码(含测试数据)。Verilog实现,ModelSim SE 2019.2开发,支持全冒险处理机制的MIPS五段流水CPU,可以跑MIPS-C3的所有50条指令。 https://github.com/25thengineer/HFUT_2020_MIPS_CPU<u25th_engineer> 上传 | 大小:7mb