[网络管理] Cryptography and Network Security Principles and Practice 5th manual solution 解答

说明：Cryptography and Network Security Principles and Practice 5th 完整解答 By William Stallings
<wanglang3081> 上传 | 大小：2mb

[C/C++] 蓝桥杯--大等于n的最小完全平方数 c/c++

说明：输出大等于n的最小的完全平方数。 　　若一个数能表示成某个自然数的平方的形式，则称这个数为完全平方数 　　Tips：注意数据范围
<weixin_43598634> 上传 | 大小：250byte

[.Net] 40G C# C sharp淘宝购买的视频教程资料下载地址

说明：购买的C#视频教程,有47G，里面有很多教程，内容很详细 附件是下载地址，请根据需要下载，附件是百度网盘下载地址
<qq_19891315> 上传 | 大小：69byte

[专业指导] 网络/存储知识脑图

说明：互联网网络/存储知识脑图，包含数据存储、计算机网络等，后续不断完善其他模块；后续不断完善其他模块；后续不断完善其他模块
<qq_34417408> 上传 | 大小：362kb

[讲义] 基于扫地机器人增强位姿融合的 Cartographer 算法及系统实现

说明：增强位姿融合的 Cartographer 算法及系统实现, 基于扫地机器人增强位姿融合的 Cartographer 算法及系统实现,基于扫地机器人增强位姿融合的 Cartographer 算法及系统实现
<qq_40618821> 上传 | 大小：763kb

[C/C++] 算法与数据课设参考题目

说明：算法与数据课设参考题目,一、职工信息的综合运算 有一个职工文件emp.txt,职工记录包含职工编号、姓名、部门号和工资数，设计一个程序实现以下功能 1）从emp.txt文件中读出职工记录，建立一个带头节点的单链表L 2）输入一个或多个职工记录 3）显示所有职工记录 4）按职工编号对所有职工记录递增有序排列 5）按工资数对所有职工记录递增有序排列 5）删除指定职工号的职工记录 6）删除职工文件中的所有记录
<qq_43798314> 上传 | 大小：13kb

[讲义] 《通讯原理》思维导图

说明：资料出处：Forouzan, Data Communications and Networking 5E, McGraw-Hill, 2013. 涵盖了1~17章节，所有重要内容的思维导图
<Chahot> 上传 | 大小：189kb

[讲义] 离散数学速成课笔记总结

说明：离散数学速成课笔记总结
<qq_43798314> 上传 | 大小：7mb

[讲义] React Native以及Redux项目教学高质量App

说明：一整套rn教学，控件内容以及配套项目进行开发，本课程将带你解锁React Native开发应用新姿势，一网打尽React Native新版本热门技术；课程中老师会手把手带你开发并打包上线一款完整的跨平台App；让你拥有一次真正参与上线项目开发的历程，同时全面掌握React Native核心技术，让你的技术能力和项目经验都得到前所未有的提升！
<qq_40395278> 上传 | 大小：74byte

[嵌入式] Chapter2-数字逻辑电路基础1.pdf

说明：Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 [1]
<riririkakaka> 上传 | 大小：3mb

[嵌入式] Chapter5-组合电路模块-2020.11.02.pdf

说明：Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 [1]
<riririkakaka> 上传 | 大小：3mb

[讲义] Chapter5-组合电路模块-2020.11.02.pdf

说明：Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 [1]
<riririkakaka> 上传 | 大小：3mb