© 1999-2048 dssz.net 粤ICP备11031372号
[嵌入式] VerilogHDL设计的要点
说明: 通过本章十个阶段的练习,一定能逐步掌握Verilog HDL 设计的 要点。我们可以先理解样板模块中每一条语句的作用,然后对样板模块进行综合前和综合后 仿真,再独立完成每一阶段规定的练习。当十个阶段的练习做完后,便可以开始设计一些简 单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然,复杂的数 字逻辑系统的设计和验证,不但需要系统结构的知识和经验的积累,还需要了解更多的语法 现象和掌握高级的Verilog HDL 系统任务,以及与C 语言模块接口的方法(即PLI),这些已<anny198788> 上传 | 大小:210kb