说明: 5个简单verilog程序示例,包含程序要求、代码实现以及仿真效果图,适合初学verilog的人学习。具体题目如下: 1. 设计一个1/5分频器。要求:编写设计模块;编写测试模型。 2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,控制定时器的直接复位、启动计时、暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光
<u012955036> 上传 | 大小:3mb