© 1999-2048 dssz.net 粤ICP备11031372号
[讲义] 实验报告机组
说明: 计算机组成原理实验报告 module labf0(clk,cclr,enable,D,Q,Qb); parameter N=8; input clk,cclr,enable; input [N-1:0] D; output [N-1:0] Q,Qb; reg[N-1:0] Q,Qb; always @(posedge clk) begin<baidu_23474391> 上传 | 大小:178kb