[硬件开发] IT51代码 VHDL 可以综合

说明：VHDL写的，可以综合，一个时钟一条指令。 具体极少可以搜索IT51.
<drjiachen> 上传 | 大小：27kb

[硬件开发] advanced-digital-design-with-the-verilog-hdl书中例子的代码

说明：advanced-digital-design-with-the-verilog-hdl书中例子的代码
<drjiachen> 上传 | 大小：503kb

[硬件开发] sp605_multiboot_pdf_xtp059_13.4_c.rar

说明：Xilinx FPGA ，型号Spartan-6 的MultiBoot设计代码，以及文档。 需要注意的是资料均为英文版本。
<qq_35693079> 上传 | 大小：2mb

[硬件开发] PADS.VX.2.4下载地址.txt

说明：PADS VX2.4下载地址分享
<youseeme> 上传 | 大小：47byte

[硬件开发] 发一个用cordic算法实现取模运算的verilog代码

说明：发一个用cordic算法实现取模运算的verilog代码 发一个用cordic算法实现取模运算的verilog代码
<drjiachen> 上传 | 大小：1kb

[硬件开发] USB规范介绍.ppt

说明：描述USB接口发展、USB枚举过程、USB低速/全速/高速识别方式
<u011385007> 上传 | 大小：814kb

[硬件开发] 很好的一个FIR滤波器的VERILOG代码

说明：很好的一个FIR滤波器的VERILOG代码，不错的，用EDA软件仿真通过 滤波器 , 软件
<drjiachen> 上传 | 大小：1005kb

[硬件开发] SOC平台 verilog 代码风格规范V0.4.doc

说明：目 录 前 言 2 1 总则 3 2 职责 3 3 目的 3 4 内容 4 4.1 基本原则 4 4.1.1 RTL级代码风格 4 4.1.2 组合时序电路分开原则 4 4.1.3 复位 5 4.2 命名规则 5 4.2.1 基本命名标准 5 4.2.2 命名准则 6 4.3 VERILOG HDL源代码文件结构 10 4.3.1 VERILOG HDL 代码文件文件头 10 4.3.2 VERILOG HDL 代码文件宏定义 13 4.3.3 VERILOG HDL 代码文件模块名及
<drjiachen> 上传 | 大小：406kb

[硬件开发] 浅谈工业级4G通信模块调试流程.pdf

说明：4G 通信模组，通信模块，LTE通信模组的选型、调试及注意事项。
<alan018> 上传 | 大小：113kb

[硬件开发] 32位除法器设计Verilog代码.zip

说明：32位除法器设计Verilog代码.zip
<drjiachen> 上传 | 大小：724byte

[硬件开发] Mini PCI-E (2019-8-24 17-11-21).zip

说明：Mini PCI-E 52P接口原理图库以及PCB库，包含3D器件，2019.8.24亲测可用。
<weixin_44860767> 上传 | 大小：368kb

[硬件开发] DMA rd testcase.rar

说明：基于Xilinx PCIE 进行DMA仿真，提供testcase代码示例，可以基于xapp1052验证DMA 仿真。有需要的，可以参考我的博客：https://blog.csdn.net/qq_22168673/article/details/90760661
<qq_22168673> 上传 | 大小：1008byte