您好,欢迎光临本网站![请登录][注册会员]  

开发技术下载,硬件开发下载列表 第1042页

« 1 2 ... .37 .38 .39 .40 .41 1042.43 .44 .45 .46 .47 ... 18366 »

[硬件开发] HM2259.PDF

说明:HM2259,华之美DCDC,很好的资料。 HM2259,华之美DCDC,很好的资料。HM2259,华之美DCDC,很好的资料。
<sun_bp> 上传 | 大小:336kb

[硬件开发] ZNT4000_KZDLBZJ_QRRJ_SRC_V100(最终)-1.rar

说明:STM32F103单片机,驱动ADS1220,DS1302.用于扭矩传感器。 ADS1220是TI的24位AD芯片。
<chenbingjy> 上传 | 大小:5mb

[硬件开发] LPC1788中文用户手册.zip

说明:恩智浦 NXP LPC1788(一)(二)(三)中文用户手册,开发板用户手册全~方便学习芯片,快速上手。
<weixin_39864009> 上传 | 大小:57mb

[硬件开发] PIC32MX795F512.pdf

说明:描述了PIC32MX5XX/6XX/7XX 系列技术文档,32-bit Microcontrollers (up to 512 KB Flash and 128 KB SRAM) with Graphics Interface, USB, CAN, and Ethernet NN N N M c
<weixin_39500562> 上传 | 大小:3mb

[硬件开发] FPGA自学笔记——设计与验证VIP版.pdf

说明:开始有计划写这本书的时候, Altera 还叫 Altera, 还没有加入 Intel 的大家庭, Xilinx 的 ZYNQ 也才刚刚开始有人探索, Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛,软核变硬核,性能翻几番。 那个时候,能出一本认认真真讲 FPGA 设计的 书, 会得到非常高的评价。 而我,则由于工作变动, 中间拖沓了半年,当半年后再来准备动 笔时,才恍然领悟到, Altera 即将成为 Intel 的可编程事业部, 基于嵌入式硬核的 S
<qq_30307853> 上传 | 大小:16mb

[硬件开发] ZTE_Develop_Driver.exe

说明:ZTE_Develop_Driver.exe 中兴GD115 GD116相关驱动 LTE 4G ZTE_Develop_Driver.exe 中兴GD115 GD116相关驱动 LTE 4G
<qq_32483565> 上传 | 大小:18mb

[硬件开发] TI C5500 DSP库函数 完整源代码

说明:C5500和C5400略有差别 源代码 TI C5500 DSP库函数 完整源代码
<drjiachen> 上传 | 大小:2mb

[硬件开发] 西门子.zip

说明:西门子PLC的资料,包含了西门子基本指令规则,用法说明及注意事项等内容。
<weixin_41925485> 上传 | 大小:54mb

[硬件开发] 锁相环代码(VHDL).rar

说明:数字锁相环代码,谁要的就来下。 锁相环 数字锁相环代码,谁要的就来下。 锁相环
<drjiachen> 上传 | 大小:2kb

[硬件开发] FPGA_verilog如何写代码减少逻辑单元使用数量.pdf

说明:FPGA_verilog如何写代码减少逻辑单元使用数量.pdf (414.97 KB, 下载次数: 53 ) 非常好的一些编程心得。 如何
<drjiachen> 上传 | 大小:415kb

[硬件开发] 54-BGA.Ddb

说明:IS42S16400J封装 ISSI's 64Mb Synchronous DRAM is organized as 1,048,576 bits x 16-bit x 4-bank for improved performance. The synchronous DRAMs achieve high-speed data transfer using pipeline architecture. All inputs and outputs signals refer to the risi
<weixin_45599815> 上传 | 大小:292kb

[硬件开发] PCI Express Base Specification 5.0 .pdf

说明:PCI Express Base Specification Revision 5.0 version 1.05.0-1.0-PUB-PCl Express Base Specification Revision 5.0 Version 1.0 Table of contents 1. Introduction Q 1.1 A Third Generation I/o Interconnect. 2 PCI Express Link .·········.···.······· 90 1.3 P
<jiangm_bj> 上传 | 大小:10mb
« 1 2 ... .37 .38 .39 .40 .41 1042.43 .44 .45 .46 .47 ... 18366 »