[硬件开发] TCPIP_UDP参数配置和网络连接.pdf

说明：卓岚联网产品遵守的是标准的 TCP/IP 协议，所以任何遵守该协议的网络终 端都可以和联网产品通信，卓岚科技提供了网络调试工具（SocketDlgTest 程序， 用户可以在开始菜单/程序/ZLVircom/调试工具，找到该软件）来模拟网络终端来 和联网产品通信。 要想两个网络终端（这里是网络调试工具和联网产品）能够通信，其参数配 置必须需要配对。 在 UDP 模式下，左边为 vircom 中联网产品的配置， 右边为网络调试工具 SocketDlgTest 的设置。首先必须两者都是
<weixin_46238477> 上传 | 大小：86kb

[硬件开发] 以太网透明传输协议.pdf

说明：通信协议是一种分层结构的，根据 ISO 的 7 层模型通信协议分为物理层、数据链路层、网络层、传输层、会话层、表示层、应用层。如果用户想通过卓岚 ZLSN 模块的以太网透明传输协议实现串口数据和以太网数据的转发，
<weixin_46238477> 上传 | 大小：99kb

[硬件开发] 基于FPGA的测井数据遥传测试板设计及应用.pdf

说明：设计了一种基于 FPGA( EP1C12Q240) 的数据遥传测试板, 将其应用到( EILog 测井系统的测试台架中。测试板具有 CAN、DTB 主控端和 DTB 仪器端通讯功能。CAN 接口功能由 FPGA 内部控制逻辑和 SJA1000 芯片共同实现; DT B 接口除少量外围电平转换电路外, 控制逻辑及数据缓存功能均在 FPGA 中实现。该卡在软件的配合下既能模拟高性能地面系统及遥测短节对 CAN 和 DTB 总线井下仪器进行调试, 也能模拟 CAN 和 DTB 总线井下仪器对高性能地面
<weixin_46238477> 上传 | 大小：1mb

[硬件开发] arduino-1.8.11-linux64.tar.xz（linux64）

说明：arduino IDE 工具，官网网站： https://www.arduino.cc/en/Main/Software 从官网下载后上传的。
<freewebsys> 上传 | 大小：94mb

[硬件开发] arduino-1.8.11-macosx.zip（macos）

说明：arduino IDE 工具，官网网站： https://www.arduino.cc/en/Main/Software 从官网下载后上传的。
<freewebsys> 上传 | 大小：189mb

[硬件开发] TL494开关电源设计.rar

说明：基于TL494开关电源设计全部说明，内部结构，管脚说明，时序讲解，应用电路等 基于TL494开关电源设计全部说明，内部结构，管脚说明，时序讲解，应用电路等 格式为PPT
<weixin_43110597> 上传 | 大小：370kb

[硬件开发] 三大运营商频段划分.xls

说明：手机维修中信号部分维修中是比较复杂的，如果某个频段不工作会导致比如电信能用而移动不能用，所以搞清楚频段的划分是维修信号的基础，不然就是瞎子摸象。。。。。此文档希望能给您指条明路
<weixin_43110597> 上传 | 大小：357kb

[硬件开发] ucosiii和emXGUI移植到野火RT1052开发板

说明：ucosiii和emXGUI移植到野火RT1052开发板,例程是用野火例子改的，测试OK
<qq_36739087> 上传 | 大小：180mb

[硬件开发] arm9体系结构.ppt

说明：这是一个关于ARM9体系构架的PPT，讲述了计算机体系结构基础、ARM架构、ARM处理器的工作状态、ARM流水线技术、ARM体系结构的存储器格式、ARM处理器工作模式、ARM体系结构的寄存器组织、ARM处理器的异常处理等内容。
<weixin_43315222> 上传 | 大小：1mb

[硬件开发] 智能窗户（stm32+ld3320）.zip

说明：智能窗户（stm32 + hmi陶晶池（4.3）+ 57步进电机 + ld3320语音模块）。文件包括源码+pcb+串口屏图片素材。
<qq_40987215> 上传 | 大小：14mb

[硬件开发] STM32F4xx_Clock_Configuration_V1.0.1.xls

说明：STM32F4时钟配置工具，简单实用，推荐下载 STM32F4xx_Clock_Configuration_V1.0.1版本
<weixin_40773727> 上传 | 大小：1mb

[硬件开发] 使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

说明：使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用 使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用
<weixin_42565716> 上传 | 大小：800kb