[硬件开发] 《基于自适应双阈值的计步算法》_2019.pdf

说明：本文重点研究计步器算法，针对现有算法对不同运动状态适应性差和无法适应不同用户行走特征的问题，设计了一种基于自适应双阈值的计步算法。
<xiaoboliu0602> 上传 | 大小：716kb

[硬件开发] 《基于STM32和LIS3DSH的高精度计步器设计》_LIS3DSH_2016_核心.pdf

说明：本文主要是关于LIS3DH加速度计的技术应用，文章简述了计步原理，给出了硬件电路图，重点对软件算法进行介绍（数据预处理、三轴合一、动态阈值和动态精度）。
<xiaoboliu0602> 上传 | 大小：327kb

[硬件开发] bootloader&app.zip

说明：本资源是针对学习SMT32bootloader和APP。能够让大家学习单片机如何工作的。先通过bootloader引导然后跳转到APP。可以让大家搭建在线升级或者远程升级功能。
<qq_15117167> 上传 | 大小：36mb

[硬件开发] maichong.zip

说明：六路错相脉冲电路的verilog实现，同时可控制脉冲的频率、占空和相移，基于vavido，可直接仿真运行
<m0_37861354> 上传 | 大小：29mb

[硬件开发] （STM32）MAX30100程序

说明：int main(void) { delay_init(); //延时函数初始化 NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2); //设置NVIC中断分组2:2位抢占优先级，2位响应优先级 uart_init(115200); //串口初始化为115200 LED_Init(); //LED端口初始化 KEY_Init(); //初始化与按键连接的硬件接口 TIM3_Int_I
<weixin_42577562> 上传 | 大小：3mb

[硬件开发] fpga的verilog实现的硬件除法器

说明：这是一个被除数和除数参数化可调的verilog些的除法器 这是一个被除数和除数参数化可调的verilog些的除法器
<shanghailuchaochao> 上传 | 大小：1kb

[硬件开发] 基于STM32CubeIDE的光栅尺测试程序

说明：芯片stm32f103vct6 外接8M晶振 SWD调试 串口1输出 9600波特率 信号A串10K电阻接PA0 信号B串10K电阻接PA1 串口输出单位为mm精确到1um
<qilanjie1> 上传 | 大小：4mb

[硬件开发] AD637有效值检测模块用户说明及原理图.zip

说明：该模块功能是把外部输入的交流信号有效值变成直流信号输出，可以计算各种复杂波形的真有效值。可测量的输入信号有效值可高达7V，对于1Vrms的信号，它的-3dB带宽为8MHz，另外，AD637通过片选（CS）管脚作用，可以使静态电流从2.2mA降至350uA。 因此，在数据采集和仪器仪表等场合，有很广泛的应用。
<fyccss> 上传 | 大小：1mb

[硬件开发] ABC Basic Connections Master

说明：Arduino 引脚图制作文档教程书。 视频教程参考： 1、https://www.bilibili.com/video/av78154850/ 2、https://www.bilibili.com/video/av86520552/
<adm7n> 上传 | 大小：17mb

[硬件开发] sas-1.1.pdf

说明：Serial Attached SCSI - 1.1 (SAS-1.1),完成的SAS1.1接口标准PDF版本下载
<fck_xx123_yy123> 上传 | 大小：5mb

[硬件开发] sas2r14.pdf

说明：Serial Attached SCSI - 2 (SAS-2),完整SAS标准规范，PDF版本下载
<fck_xx123_yy123> 上传 | 大小：6mb

[硬件开发] PICMG+3.0+R3.PDF

说明：ATCA规范3.0R3.0，ATCA3.0规范 PDF版本完整下载。详细规定ATCA硬件架构、智能管理、接口定义及互联等规范
<fck_xx123_yy123> 上传 | 大小：16mb