[硬件开发] RT-Thread用户手册.rar

说明：用户手册 指导手册
<qq_21456883> 上传 | 大小：27mb

[硬件开发] SystemVerilog_IEEE 1800.2-2017.pdf

说明：SystemVerilog 的Ieee1800标准，2017板，主要内容是关于UVM，即IEEE Standard for Universal Verification Methodology Language Reference Manual
<ultra777> 上传 | 大小：5mb

[硬件开发] 进位直达并行三值光计算机加法器原理

说明：液晶单元从不透光状态变成透光状态需要时间 50~100 µs ，本文中推证出:光通过液晶器件的时间约为 1.14×10−5µs ，利用这两个时间的巨大差异，提出了用液晶构成“进位直达”通道来克服进位串行延时的原理，在进位直达通道中各个进位链的进位直达过程自动并行。据此完善了用液晶构造三值光计算机加法器的理论，并设计了这个加法器的理论光路。同时给出了一个实现进位直达并行器件的方案。进位直达并行原理以物理方式解决了三值光计算机加法器的进位延时难题。也为其他种类的光计算机加法器研究提示了新思路。
<norxiao> 上传 | 大小：166kb

[硬件开发] 三值光计算机的对称三进制半加器原理设计

说明：本文提出了在三值光计算机中采用对称三进制半加器的观点，设计了支持这个观点的半加器结构原理图。与传统二进制电子计算机加法器相比，该设计体现了对称三进制表示将加法运算和减法运算合而为一的优点，避免了补码运算。论述了对称三进制加法运算的规律，介绍了所设计半加器的工作原理，为三值光计算机逻辑运算器以及后续研究提供了理论指导意义。
<norxiao> 上传 | 大小：228kb

[硬件开发] 三值光计算机半加器结构的简化

说明：半加器是三值光计算机设计中的重要器件，需要尽量设计至最优。通过“剔除光电转换器”有效地简化了半加器结构。该项化简依靠统一设计编码器和半加器来实现，使半加器简化成类似两个液晶阵列和两层偏振片的的叠放。该项化简不仅使半加器的工程实现更容易，而且缩短了半加器的工作周期，从而提高了三值光学计算机完成算术运算的速度。实验结果表明该项化简是成功的。
<norxiao> 上传 | 大小：200kb

[硬件开发] extensible-host-controler-interface-usb-xhci-1.1（解密有书签）.pdf

说明：xHCI1.1协议，解密板，有书签。eXtensible Host Controller Interface for Universal Serial Bus (xHCI) Requirements Specification November 2017 Revision 1.1
<ultra777> 上传 | 大小：5mb

[硬件开发] phy-interface-pci-express-sata-usb30-architectures-3-1.pdf

说明：PIPE协议，PHY Interface For the PCI Express, SATA, USB 3.1, DisplayPort, and Converged I0 Architectures Version 5.2.1
<ultra777> 上传 | 大小：3mb

[硬件开发] 飞思卡尔平衡组双电机驱动

说明：自己设计的电机驱动，适用于飞思卡尔双电机小车，四驱也可以使用，前后各放一个驱动即可，输出稳定，效果还行。
<weixin_42562514> 上传 | 大小：58kb

[硬件开发] Simulink Tutorial（simulink简易英文教程）

说明：整理的一份simulink英文教程，使用一个简单的PID设计例子来引导新手上手simulink仿真，同时可以锻炼一下英文水平。
<qq_39828850> 上传 | 大小：730kb

[硬件开发] SD-Host-Controller-Simplified-SpecificationV4.20.pdf

说明：SD Specifications Part A2 SD Host Controller Simplified Specification Version 4.20 April 10, 2017
<ultra777> 上传 | 大小：2mb

[硬件开发] JESD84-B51.pdf

说明：Embedded Multi-Media Card (e•MMC) Electrical Standard (5.1) JESD84-B51 (Revision of JESD84-B50.1, July 2014)
<ultra777> 上传 | 大小：5mb

[硬件开发] USB 3_0 Adopters Agreement Final_020411.pdf

说明：Notice: This agreement is not effective until a fully executed original has been received by the Secretary, Intel Corporation, at 2111 NE 25t Avenue, Mailstop JF5-373, Hillsboro, OR 97124. Attn: Brad Saunders. This agreement will not be effective if
<ultra777> 上传 | 大小：28kb