您好,欢迎光临本网站![请登录][注册会员]  

开发技术下载,硬件开发下载列表 第428页

[硬件开发] MAX262驱动程序,STM32驱动

说明:STM32驱动MAX262开关电容滤波器程序,包括初始化配置以及动态改变截止频率功能,通过改变STM32输出的PWM频率,从而改变MAX262截止频率
<qq_40355104> 上传 | 大小:6mb

[硬件开发] PGA2320程控增益放大器STM32驱动程序

说明:程控增益放大器PGA2320的STM32驱动程序,开发语言为C语言,开发环境为keil,经测试代码可用。
<qq_40355104> 上传 | 大小:6mb

[硬件开发] STM32分辨标准波形(三角波、方波、正弦波等)代码

说明:STM32F103通过AD采样后,根据RMS,分辨标准波形(三角波、方波、正弦波等)。开发环境为keil。
<qq_40355104> 上传 | 大小:12mb

[硬件开发] STM32的IIC地址扫描代码

说明:利用STM32作为主机,对从机进行IIC地址扫描,可用于从机芯片IIC地址不确定时,通过扫描的方式对IIC地址进行确认。
<qq_40355104> 上传 | 大小:4mb

[硬件开发] 用verilog实现除法器(两种方法)

说明:一、 实验目的与要求: 用verilog语言编写出一个除法器的代码,并在modelsim中进行功能仿真,认真的完成实验报告。 二、 实验设备(环境)及要求: 在modelsim环境下编写代码与测试程序,并仿真; 在synplify pro下编译,设置硬件并综合。 三、 实验内容及步骤: 1、 选择除法器的算法,本实验开始采用的是减法实现除法器的例子(比如十进制中的a/b,可先比较a与b的大小,如果a>b,则商加1,a<=a-b,再进行比较大小,直到a<b,商不变,余数为a);
<chunyu2008> 上传 | 大小:176kb

[硬件开发] 13_DDR2.rar

说明:DDR2存储Verilog源程序,代码注释详细,本人已经调试通过,可直接下载应用。
<u014414505> 上传 | 大小:32mb

[硬件开发] Mizar Z7_7010_7020_原理图_V1.0.pdf

说明:XC7Z020电路原理图 。
<u014414505> 上传 | 大小:292kb

[硬件开发] 14_Ethernet.rar

说明:千兆以太网verilog源程序已调试通过
<u014414505> 上传 | 大小:11mb

[硬件开发] Simuink生成28377d程序——ADC、Timer0、ePWM模块.zip

说明:Simlink生成dsp(28377d)程序,其中主要包括ADC模块、ePWM模块中断程序编写、Timer0等。记得配合博文使用啊!
<qq_42151264> 上传 | 大小:3mb

[硬件开发] INV仿真实例ic5141.pdf

说明:cadence 公司 IC5141 工具主要包括集成平台 design frame work II、原理图编 辑工具 virtuoso schematic editor、 仿真工具、 版图编辑工具 virtuoso layout editor、 以及物理验证工具,如 diva 等。 本部分着重介绍原理图编辑工具 virtuoso schematic editor 和集成于 ADE(Analog Design Environment)的仿真工具 spectre。 这里以 cadence 的 3.2
<qq_28967271> 上传 | 大小:2mb

[硬件开发] 版图设计中的匹配.ppt

说明:总结了cadence芯片版图设计中的一些常见匹配的方法,叉指结构、共质心结构、屏蔽线的制作,保护换的结构,电源线的干扰。
<qq_28967271> 上传 | 大小:1mb

[硬件开发] 用菜单键选择单独的数码管闪烁,+1或-1

说明:用菜单键选择单独的数码管,用按键+1或-1当菜单键选中某个数码管时,数码管单独闪烁,K1,K2来实现加1或减1
<smallwalnut11215> 上传 | 大小:6kb