您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 数字频率计的设计VHDL
  所属分类: 其它
  开发工具:
  文件大小: 5kb
  下载次数: 0
  上传时间: 2011-12-12
  提 供 者: wc***
 详细说明: 设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计,频率测量范围为1Hz~50MHz,采用100MHz的基准时钟。刷新时间不大于2秒(最长2秒刷新一次频率显示)。功能示意框图如图3-1: 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计,对输入频率进行测量。根据实验的要求,频率测量的范围为1Hz~50MHz,跨度较大,考虑到若完全输出至少需要8位,位数较多,因此可考虑分档显示,用三到四位显示数值,一位显示档位。 本实验要实现一个数字频率计,核心部分是要实现一个脉冲计数器,对输入脉冲进行计数,然后再转化输出。由于需要测量的最小频率为1Hz,可以考虑使用一个频率为0.5Hz的门控信号,让它在高电平期间计数被测信号的上升沿,对于0.5Hz的门控信号而言,它的每个高电平持续时间为1秒,被测信号上升沿的数目即为待测信号的频率。 考虑本次实验的基准时钟为100MHz,因此必须分频到0.5Hz才能完成计数被测信号上升沿的功能,因此要让基准时钟通过加一个分频器以得到0.5Hz的门控信号。 题目指标要求刷新时间不大于2秒,可以在前次计数结束后,即门控信号为低电平期间将计数值清零,计 数器停止计数。当门控信号的上升沿来时,计数器进入下一次计数,这样刷新时间为2秒,符合设计要求。 对于显示模块的实现,由实验版的电路图中看可发现在控制数码管显示只有一个4511去控制,则一次只能显示一个数码,因此如何实现多位的显示,是本模块实现的关键。 ...展开收缩
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 相关搜索: 数字频率计 VHDL
 输入关键字,在本站1000多万海量源码库中尽情搜索: