开发工具:
文件大小: 2mb
下载次数: 0
上传时间: 2013-03-16
详细说明： 基于fpga与ad之间的高速采样， LCD_EN : out std_logic; --液晶时钟信号 ad_in:in std_logic_vector(7 downto 0); LCD_Data : out std_logic_vector(7 downto 0)); --液晶数据信号 end LCD1602; architecture Behavioral of LCD1602 is type state is (set_dlnf,set_cursor,set_dcb,set_cgram,write_cgram,set_ddram,write_LCD_Data); signal Current_State:state; signal Clk_Out : std_logic; signal LCD_Clk : std_logic; signal temp,wan,qian,bai,shi,ge:integer range 0 to 5:=0; type ram1 is array(0 to 15) of std_logic_vector(7 downto 0); type ram2 is array(0 to 15) of std_logic_vector(7 downto 0); constant cgram1 : ram1 :=(x"54",x"48",x"45",x"20",x"56",x"20",x"49",x"53",x"20",x"20",x"20",x"20",x"20",x"20",x"20",x"20"); constant cgram2 : ram2 :=(x"30",x"31",x"32",x"33",x"34",x"35",x"36",x"37",x"38",x"39",x"20",x"20",x"20",x"20",x"20",x"20"); ...展开收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
