文件名称:
FPGA源代码-从零开始走进FPGA-例程汇总.rar
开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2014-04-09
详细说明： 1)water_led_design 一个项目吧，但是结构很完整，基本上都是必须的部分了，虽说只是流水灯 http://www.chinaaet.com/lib/detail.aspx?id=87304 (2)edge_tech_design verilog的边沿检测技术，在fpga信号处理中应用相当的大,这也是一门艺术 http://www.chinaaet.com/lib/detail.aspx?id=87305 (3)synchronism_design fpga中往往会遇到跨时钟，或者异步时钟，这就需要涉及到时钟的同步问题 http://www.chinaaet.com/lib/detail.aspx?id=87306 (4)key_scan_design verilog的按键扫描模块，可以例化，任意配置人一个按键，Bingo最后的积累 http://www.chinaaet.com/lib/detail.aspx?id=87307 clk_generator.v 用相位累加原理实现的，真正的文艺分频原理，Bingo原创 http://www.chinaaet.com/lib/detail.aspx?id=87319 (6)matri x_key_design 矩阵键盘代码，这是Bingo DIY的矩阵键盘例程，已应用到多个项目中，非常滴稳定，具体请看Bingo博客 http://www.chinaaet.com/lib/detail.aspx?id=87308 (7)lcd1602_driver verilog设计的LCD1602驱动，参考“小时不识月”的设计，具体应用可见Bingo博 http://www.chinaaet.com/lib/detail.aspx?id=87309 (8)signal_tap_ii_test verilog，任意波形，signaltap II，项目设计，具体关于SignalTap II 的使用可见Bingo 博客 http://www.chinaaet.com/lib/detail.aspx?id=87310 (9)uart_io_test verilog中UART的PC通信协议，完全DIY设计，n次测试未出现过错误 http://www.chinaaet.com/lib/detail.aspx?id=87311 (10)uart_fifo_design 关于uart PC调试的FIFo 通信设计，经过n次设计 1024 无数次发送没出现bug http://www.chinaaet.com/lib/detail.aspx?id=87312 (11)vga_pannel_design 基于FPGA的VGA可移植模块终极设计代码 http://www.chinaaet.com/lib/detail.aspx?id=86665 (12)VGA界面设计源代码 项目比较大，而且是一年多前写的，格式不是很严谨，而且没有按照Bingo前一章的格式来写请见谅。项目是从逻辑分析仪的工程修改的，主要实现了内容的显示以及定时器的功能，VGA驱动代码模块请见上一章，此工程主要文件HSU_Time_Disp.v，看懂了此文件便能够很好的应用mif之类的文件了。VGA的显示驱动，其实就那么一回事。 http://www.chinaaet.com/lib/detail.aspx?id=86670 ...展开收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
