文件名称:
PC至FPGA的简单通信示例——内包含命令行tcl及verilog工程文件
开发工具:
文件大小: 18kb
下载次数: 0
上传时间: 2015-07-17
详细说明： 本人在Quartus II 13.0 的软件平台下运行成功，可以在主机端口进行命令行程序实现FPGA的数据读取和发送，在PC端的运行脚本是tcl。实际上Virtual JTAG编程是用于FPGA的开发调试的一种工具，这里当作通信举例。 step1:解压文件，简历Quartus II的一个Project; step2:编译，并且配置相应的硬件开发平台工具，时钟是关键，LED是用来指示演示效果的。 step3:下载sof文件到DE2开发板； step4:运行命令行程序my_jtag_command.cmd； step5:读懂命令行的内容提示。先选择USB-blaster硬件 编号1，然后任意敲打数字0~9，会在命令行中看到从FPGA读入的数字。 说明：发出的数字会在LED上显示，另外读取的数字是verilog程序中counter计数器模块的部分。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
