您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 波形发生器部分代码
  所属分类: 讲义
  开发工具:
  文件大小: 2kb
  下载次数: 0
  上传时间: 2015-08-17
  提 供 者: nanade******
 详细说明: 基于波形发生器的部分代码 module dds (sys_clk, sys_rst_n, fword, pword, da_clk, rom_addr); input sys_clk; //系统时钟 input sys_rst_n; //系统复位,低电平有效 input[31:0]fword; //输入频率字 input[11:0]pword; //输入相位字 output[11:0]rom_addr; output da_clk; //D/A 时钟 reg[31:0]fword_r; reg[11:0]pword_r; reg[31:0]freq_count; reg[11:0]rom_addr; /****************************************************************************************************** * ** Main Program ** ********************************************************************************************************/ assign da_clk = sys_clk; always @(posedge sys_clk or negedge sys_rst_n) begin if (sys_rst_n ==1'b0) begin fword_r <= 32'h0000; end else fword_r <= fword; end always @(posedge sys_clk or negedge sys_rst_n) begin if (sys_rst_n ==1'b0) begin pword_r <= 12'h0000; end else pword_r <= pword; end always @(posedge sys_clk or negedge sys_rst_n) begin if (sys_rst_n ==1'b0) begin freq_count <= 32'h0000; end else freq_count <= freq_count + fword_r; //频率控制器 end always @(posedge sys_clk or negedge sys_rst_n) begin if (sys_rst_n ==1'b0) begin rom_addr <= 32'h0000; end else rom_addr <= freq_count[31:20] + pword_r; //相位控制器 end endmodule ...展开收缩
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 相关搜索: FPGA
 输入关键字,在本站1000多万海量源码库中尽情搜索: