开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2009-03-02
详细说明： 该设计可以实现一个基于并行算法的crc-32码的编码与发送机。它在每个时钟接收一个32位数据并发送出去，当连续接受10个数据后（该数据包的大小可以调整，为方便仿真特设为10），发出一个32位的crc校验码。并同过over输出一个正脉冲用其下降沿通知上位机停止发送数据，并等候下位机的确认信号returns，若其为负脉冲则表示下位机接收过程中没误码，且通过resent对上位机发一个负脉冲通知其继续发数据，若returns接受一个正脉冲则表示发生错误，并通过resent输出一个正脉冲通知上位机重复发上一组数据。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
