开发工具:
文件大小: 287kb
下载次数: 0
上传时间: 2009-03-13
详细说明： 5 结构建模 4.8 case 语句 4.7 条件语句 4.6.6 连接运算符4.6.5 条件运算符 4.6.4 按位逻辑运算符 4.6.3 逻辑运算符 4.6.2 关系运算符 4.6.1 算术运算符 4.6 运算符和表达式 4.5.2 寄存器类型 4.5.1 线网类型 4.5 数据类型 4.4.2 常量 4.4.1 值集合 4.4 数字值集合 4.3 格式 4.2 注释 4.1.3 书写规范建议 4.1.2 关键词 4.1.1 定义 4.1 标识符4 Verilog HDL 基本语法 3.3.4 混合设计描述 3.3.3 行为描述方式 3.3.2 数据流描述方式 3.3.1 结构化描述方式 3.3 三种建模方式 3.2 时延 3.1.3 模块语法 3.1.2 模块的结构 3.1.1 简单事例 3.1 模块 3 Verilog HDL 建模概述 2.4.2 能力 2.4.1 历史 2.4 Verilog HDL简介 2.3 设计方法学 2.2 硬件描述语言 2.1 数字电路设计方法 2 HDL设计方法学简介 1.前言
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
