文件名称:
《Verilog-HDL实用设计与工程制作》例程
开发工具:
文件大小: 104mb
下载次数: 0
上传时间: 2018-04-09
详细说明： 刘卫玲、常晓明编*的《Verilog-HDL实用设计 与工程制作》从实践的角度出发，全面介绍硬件描述 语言Verilog HDL，通过与具体电路实验的结合，使 读者能够轻松地掌握Verilog—HDL的语法、结构、功 能及简单应用。 全书共分8章，**～5章，通过应用Verilog— HDL描述的各种逻辑电路实例，详细讲解该语言的语 法结构和FPGA的开发流程；第6章，介绍硬件开发应 具备的条件；第7章，讲解数字电路系统的设计思路 ；第8章，通过列举12个简单的应用实例，详细介绍 工程应用系统的设计与实现的全过程。书中给出的全 部仿真结果和硬件实现均经过验证。 本书可作为学习数字设计的初学者和工程技术人 员的入门书、工具书和参考资料。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
