文件名称:
停车场车辆进出计数+状态机（Verilog HDL）
开发工具:
文件大小: 3mb
下载次数: 0
上传时间: 2018-05-10
详细说明： 基于Quartus13.0的EDA课程的Verilog代码 2. 基本要求 （1）根据图 1 分析一辆车进入停车场时两个传感器 ab 依次产生的信号序列及对应的状态； （2）设计一个有限状态机 FSM，根据两个传感器信号，确定是否有车辆进入停车场，考虑 可能有行人干扰或其他非正常状况。当检测到一辆车真正进入停车场时（以车辆尾部离 开传感器为准），计数器加 1。使用开关模拟两个传感器信号，用一个 7 段数码管显示 进入停车场的车辆数。选择合适的时钟频率，电路应具有复位控制。 3. 提高部分 在基本要求基础上，设计一个有限状态机 FSM，当检测到车辆进入或离开停车场时， 计数器加 1 或减 1（假设停车场只有一个出入口），用一个 7 段数码管显示停车场里停留 的车辆数。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
