您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 实验一 运算器实验
  所属分类: 讲义
  开发工具:
  文件大小: 148kb
  下载次数: 0
  上传时间: 2018-11-07
  提 供 者: huaixi******
 详细说明: 1)内置一个32位num2作为运算器的一个输入; 2)将sw0~sw7输入到num1,经过符号扩展到32位后,作为运算器的另一个输入; 3)因为运算器支持“加、减、与、或、非”5种运算,需要3位(8个操作)。将sw15~sw13输入到op作为运算器的控制信号; 4)将计算32位结果s显示到显示器上,显示器由2个4位同阳极7段数码管显示器,显示器显示的是十六进制,显示器中有reset信号和clk信号。
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 相关搜索: Verilog 计算机组成
 输入关键字,在本站1000多万海量源码库中尽情搜索: