文件名称:
spi_verilog_master_slave_latest.tar.gz
开发工具:
文件大小: 4kb
下载次数: 0
上传时间: 2020-01-06
详细说明：该项目在Verilog HDL中提供SPI Mode-3主从模块。数据宽度为8位。它是为Xilinx Spartan 6合成的，时钟频率最高可达225MHz。最大SPI时钟（sck）频率为112MHz，由主时钟得出。来自主时钟的SCK缩放比例可以是2、4、8和16，也可以进一步减小。
SPI主模块以FSM（有限状态机）编码。从模块的设计就像移位寄存器一样。接口信号是SCLK（或SCK），MOSI，MISO和SS。SCK是由主设备生成的SPI时钟。MOSI是主机的数据输出，是从机设备的数据输入。MISO是从机数据输出，是从机数据输入。SS是从机选择低电平有效信号，它使总线中的从机设备处于激活状态。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
